В HTML      В PDF
микроэлектроника, микросхема, транзистор, диод, микроконтроллер, память, msp430, Atmel, Maxim, LCD, hd44780, t6963, sed1335, avr, mega128
Предприятия Компоненты Документация Применения Статьи Новости

  • Alliance Semicon
  • Altera
  • Amic
  • Analog Devices
  • Atmel
  • Austriamicrosystems
  • Avago
  • Cypress
  • Cree
  • Exar
  • Fairchild
  • Freescale
  • Fujitsu
  • Hynix
  • Holtek
  • IMP
  • Infineon
  • Inova
  • IR
  • Linear Technology
  • MagnaChip
  • Maxim
  • Megawin
  • Microchip
  • Миландр
  • National Semicon
  • Nuvoton
  • NXP Semicon.
  • Power Integrations
  • Radiocrafts
  • Ramtron
  • Rayson
  • ROHM
  • Semikron
  • Silicon Lab
  • Sirenza
  • STMicro
  • SonyEricsson
  • Telecontrolli
  • Telit
  • TechFaith Wireless
  • Texas Insrt
  • АЦП
  • ЦАП
  • Коммутаторы напряжения
  • Интерфейсные ИС
  • Датчики
  • Преобразователи уровней
  • MSP430
  • TMS470
  • DSP
  • Новости
  • TranSystem Inc.
  • Trimble
  • Xilinx
  • White Eleсtronic
  • WAVECOM
  • Wonde Proud Tech.
  •  
    Пересюхтюмя


    13-я Международная выставка электронных компонентов и комплектующих для электронной промышленности





    Выставка Передовые Технологии Автоматизации





    Главная страница > Компоненты >Texas Instruments > DSP > TMS320DM64x™
    Пересюхтюмя


    13-я Международная выставка электронных компонентов и комплектующих для электронной промышленности





    Выставка Передовые Технологии Автоматизации


    TMS320DM6446

    Цифровая медиа-система на кристалле

    Отличительные особенности:

    • Высокопроизводительная цифровая медиа-система на кристалле (SoC)
      • Тактовая частота ядра C64x+: 594 МГц
      • Тактовая частота ядра ARM926EJ-S: 297 МГц
      • Ядро C64x+ выполняет восемь 32-разрядных инструкций за цикл
      • Производительность ядра C64x+: 4752 МОПС (миллион операций в секунду)
      • Полная программная совместимость с C64x / ARM9
    • Ядро ЦПОС TMS320C64x+, выполненного по прогрессивной архитектуре очень длинного слова инструкции (VLIW)
      • Восемь независимых функциональных блоков
    • Шесть АЛУ (32-/40-разр.), каждый из которых поддерживает выполнение одной 32-разр., двух 16-разр., четырех 8-разр. арифметических операций за цикл синхронизации
    • Два умножающих устройства поддерживают четыре умножения 16 x 16 бит (32-разр. результат) за цикл синхронизации или восемь умножений 8 x 8 бит (16-разрядные результаты) за цикл синхронизации
      • Архитектура ввода-вывода с поддержкой неприсоединения
      • 64 32-разрядных регистра общего назначения
      • Упаковка инструкций снижает размер кода
      • Все инструкции являются условными
      • Дополнительные расширения C64x+
        Защищенный режим работы
        Исключительные ситуации поддерживают детекцию ошибок и переадресацию программы
        Аппаратная поддержка операций организации цикла по модулю
    • Особенности набора инструкций C64x+
      • Байт-адресуемые (8-/16-/32-/64-разр. данные)
      • 8-разрядная защита от переполнения
      • Извлечение битового поля, установка, сброс
      • Нормализация, насыщение, счет бит
      • Компактные 16-разрядные инструкции
      • Дополнительные инструкции для поддержки комплексных умножений
    • Архитектура памяти L1/L2 ядра C64x+
      • 32 кбайт L1P ОЗУ/кэш памяти программ (табличный доступ)
      • 80 кбайт L1D ОЗУ/кэш памяти данных (2-путевой ассоциативный доступ)
      • 64 кбайт L2 объединенного ОЗУ/кэш-памяти (гибкое перераспределение ОЗУ/кэш-памяти)
    • Ядро МПУ ARM926EJ-S
      • Поддержка 32-разрядных и 16-разрядных (режим Thumb) наборов инструкций
      • Расширение инструкций ЦПОС и однотактных инструкций умножения-накопления
      • Технология ARM Jazelle
      • Логика EmbeddedICE-RT для реально-временной отладки
    • Архитектура памяти ядра ARM9
      • 16 кбайт кэш-памяти инструкций
      • 8 кбайт кэш-памяти данных
      • 16 кбайт ОЗУ
      • 16 кбайт ПЗУ
    • Emulation Trace Buffer™ (ETB11™) с памятью 4 кбайт для отладки ядра ARM9
    • Прямой порядок следования байт в памяти у ядер ARM и ЦПОС
    • Подсистема видеообработки
      • Входной интерфейс поддерживает:
        Подключение ПЗС и КМОП-матриц приемников изображений
        Цифровой интерфейс BT.601/BT.656 YCbCr 4:2:2 (8-/16-разр.)
        Сопроцессор предварительного просмотра для реально-временной обработки изображения
        Непосредственное подключение к типичным видеодешифраторам
        Модуль автоматической экспозиции, автоматического баланса белого и автоматической фокусировки
        Сопроцессор масштабирования
        • Масштабирование изображений от 1/4x до 4x
        • Раздельное управление горизонтальным/вертикальным масштабированием
      • Выходной интерфейс поддерживает:
        Аппаратный контроллер отображения поверх экрана (OSD)
        Четыре 54 МГц-ых ЦАП для формирования
        • Смешанных видеосигналов NTSC/PAL
        • Видеосигналов с раздельными сигналами яркости/цветности (S-видео)
        • Компонентных видеосигналов (YPbPr или RGB)
        Цифровой выход
        • 8-/16-разр. YUV или до 24-разр. RGB
        • Высокая разрешающая способность
        • До 2 видеоокон
    • Интерфейсы внешней памяти (EMIF)
      • Контроллер 32-разрядной памяти DDR2 SDRAM с адресуемым пространством 256 Мбайт (1.8В-ый ввод-вывод)
      • Асинхронный 16-разрядный EMIF (EMIFA) с адресуемым пространством 128 Мбайт
        Интерфейсы флэш-памяти
        • NOR (8-/16-разрядные данные)
        • NAND (8-/16-разрядные данные)
    • Интерфейсы флэш-карт
      • Multimedia Card (MMC)/Secure Digital (SD)
      • контроллер CompactFlash с режимом IDE
      • SmartMedia
    • Контроллер расширенного прямого доступа к памяти (EDMA) (64 раздельных канала)
    • Два 64-разрядных таймера общего назначения (каждый может конфигурироваться как два 32-разрядных таймера)
    • Один 64-разрядный сторожевой таймер
    • Три УАПП (один из них с выводами аппаратного управления потоком RTS и CTS)
    • Один последовательный порт SPI с двумя выводами выбора микросхем
    • Ведущая/подчиненная шина I2C
    • Последовательный аудио-порт ASP
      • I2S
      • Интерфейс аудиокодека AC97
      • Интерфейс стандартного голосового кодека AIC12
    • Ethernet MAC (EMAC) 10/100 Мбит/сек
      • совместимость с IEEE 802.3
      • интерфейс MII
    • Интерфейс VLYNQ (интерфейс FPGA)
    • USB-порт со встроенным трансивером (соответствие требованиям версии 2.0)
      • Высокоскоростное/полноскоростное устройство USB 2.0 (480 Мбит/сек)
      • Высоко/полно/низкоскоростной хост USB 2.0 (минихост, поддерживающий одно внешнее устройство)
    • Три выхода широтно-импульсной модуляции (ШИМ)
    • Встроенное загрузочное ПЗУ ядра ARM для загрузки из NAND-флэш-памяти или через УАПП
    • Интерфейс ATA/ATAPI (соответствие требованиям ATA/ATAPI-5)
    • Раздельные экономичные режимы работы у ядер ARM и ЦПОС
    • Тактовые генераторы с конфигурируемой ФАПЧ
    • Граничное сканирование в соответствии со стандартом IEEE-1149.1 (JTAG)
    • До 71 линий ввода-вывода общего назначения (мультиплексированные с другими функциями)
    • 361-выв. корпус BGA без содержания свинца (суффикс ZWT), шаг выводов 0.8 мм
    • КМОП-технология 0.09 мкм/6-уровневая медная металлизация
    • Напряжение питания 3.3В, 1.8В (ввод-вывод), 1.2В (внутреннее)

    Области применения:

    • Цифровое аудио/видеооборудование
    • Кодирование/декодирование аудио/видеопотоков в сетевом оборудовании

    Структурная схема:

    Структурная схема TMS320DM6446

    Общее описание:

    TMS320DM6446 (далее по тексту DM6446) интегрирует технологию Davinci (TI) для удовлетворения требованиям встраиваемых устройств следующего поколения, выполняющих функции кодирования и декодирования сетевых аудио/видеопотоков. DM6446 позволяет производителям комплексного и оригинального оборудования быстро выводить на рынок продукцию, отличающуюся поддержкой надежных операционных систем, обширными пользовательскими интерфейсами, высокой производительностью обработки и возможностью длительной работы от батарейного источника.

    Двухядерная архитектура DM6446 обеспечивает преимущества как ЦПОС, так и RISC-технологий, сочетая высокопроизводительное ядро ЦПОС TMS320C64x+ и ядро МПУ ARM926EJ-S.

    ARM926EJ-S - 32-разрядное RISC-ядро, которое выполняет 32 или 16-разрядные инструкции и обрабатывает 32-разр., 16-разр. или 8-разр. данные. Ядро использует конвейеризацию таким образом, что все части процессора и система памяти могут работать одновременно.

    Ядро ARM содержит:

    • Сопроцессор 15 (CP15) и модуль защиты
    • Блок управления данными и памятью программ (MMU) с табличными буферами предыстории
    • Раздельные кэш-памяти инструкций размером 16 кбайт и памяти данных размером 8 кбайт. Обе памяти поддерживают 4-путевой ассоциативный доступ с виртуальным индексом виртуального тэга (VIVT).

    ЦПОС TMS320C64x+ являются наиболее высокоинтегрированным поколением ЦПОС с фиксированной точкой в составе платформы ЦПОС TMS320C6000. Они выполнены на основе расширенной версии архитектуры очень длинного слова инструкции второго поколения (VLIW), которая разработана Texas Instruments (TI) и делает данные ЦПОС превосходным выбором для применения в цифровых аудио/видео приложениях. C64x - совместимый по программному коду представитель платформы ЦПОС C6000. ЦПОС TMS320C64x+ - расширенный ЦПОС C64x+, отличающийся поддержкой дополнительных функций и расширенным набором инструкций.

    Ядро C64x+, обладая производительностью 4752 миллионов операций в секунду (МОПС) на тактовой частоте 594 МГц, является идеальным средством для решения задач высокопроизводительной цифровой обработки. Ядро ЦПОС обладает операционной гибкостью высокопроизводительных контроллеров и вычислительными способностями матричных процессоров. Ядро ЦПОС C64x+ содержит 64 32-разрядных регистра общего назначения и восемь раздельных функциональных блоков: два умножающих устройств, генерирующих 32-разрядный результат, и шесть арифметико-логических устройств (АЛУ). Восемь функциональных блоков поддерживают инструкции для ускорения быстродействия видеоприложений и приложений формирования изображений.

    Ядро ЦПОС может выполнить четыре 16-разрядных умножения-накопления (MAC) за один цикл, что соответствует общей производительности 2376 млн. MAC в секунду, или восемь 8-разрядных MAC в секунду, что соответствует общей производительности 4752 миллионов MAC в секунду.

    DM6446 также содержит специализированную аппаратную логику, встроенную память и дополнительные периферийные устройства, аналогичные другим ЦПОС из платформы C6000. Ядро DM6446 использует двухуровневую архитектуру кэш-памяти. Кэш-память программ 1 уровня (L1P) - кэш-память размером 256 кбит с табличным доступом, а кэш-память данных 1 уровня - кэш-память размером 640 кбит с 2-путевым ассоциативным доступом. Память/кэш 2 уровня (L2) состоит из пространства памяти размером 512 кбит, которое распределяется между пространствами памяти программ и данных. Память L2 может конфигурироваться как табличная память, кэш-память или сочетание их двух.

    В состав периферийных устройств входят: 2 конфигурируемых видеопорта; контроллер 10/100 Мбит/сек Ethernet MAC (EMAC) с модулем управления вводом/выводом данных (MDIO); шина I2C; один последовательный аудио-порт (ASP); два 64-разрядных таймера общего назначения, которые могут конфигурироваться как 2 независимых 32-разрядных таймера; один 64-разрядный сторожевой таймер; до 71 линий ввода-вывода общего назначения с программируемыми режимами генерации прерываний/событий, мультиплексированные с другими периферийными устройствами; 3 УАПП с поддержкой аппаратного управления потоком у УАПП 1; 3 широтно-импульсных модулятора (ШИМ); и 2 интерфейса внешней памяти: интерфейс асинхронной внешней памяти (EMIFA) для подключения внешней памяти/периферийных устройств невысокого быстродействия и интерфейс высокоскоростной синхронной памяти DDR2.

    DM6446 содержит подсистему видеообработки (VPSS) с двумя периферийными устройствами: 1 входной интерфейс видеообработки (VPFE), предназначенный для захвата видео, 1 выходной интерфейс видеообработки (VPBE) с сопроцессором формирования изображения (VICP).

    Входной каскад видеообработки (VPFE) состоит из контроллера ПЗС (CCDC), сопроцессора предварительного просмотра, гистограммного модуля, модуля автоматической экспозиции/балансировки белого/фокусировки (H3A) и масштабировщика. Контроллер ПЗС позволяет подключить традиционные видеодешифраторы, КМОП и ПЗС приемники изображения. Сопроцессор предварительного просмотра - устройство обработки изображения в реальном времени, которое преобразовывает необработанные данные КМОП/ПЗС приемника изображения из формата RGB в YUV422. Гистограммный модуль и модуль H3A предоставляют для DM6446 статистическую информацию о необработанных цветовых данных. Масштабировщик выполняет раздельное горизонтальное и вертикальное масштабирование от 1/4x до 4x с шагом 256/N, где N находится между 64 и 1024.

    Выходной каскад видеообработки (VPBE) состоит из сопроцессора отображения на поверхности экрана (OSD) и видеошифратора (VENC). Сопроцессор OSD способен манипулировать с двумя отдельными видеоокнами и двумя отдельными окнами OSD. К прочим конфигурациям относятся: 2 видеоокна, 1 OSD-окно и 1 окно атрибутов, которое обеспечивает 8-уровневое альфа-смешивание. VENC содержит четыре ЦАП, которые работают на частоте 54 МГц и являются средством для формирования смешанного видеосигнала NTSC/PAL, раздельного видеосигнала S-видео и/или компонентных видеосигналов. VENC также содержит цифровой вывод до 24 разр. для подключения к устройствам RGB888. Также поддерживается 8/16-разрядный вывод BT.656 и/или CCIR.601 с раздельной вертикальной и горизонтальной синхронизацией. Контроллер Ethernet выступает в роли интерфейса между ядром процессора DM644X и сетью. EMAC DM6446 поддерживает 10Base-T и 100Base-TX или 10 Мбит/сек и 100 Мбит/сек в полу/полнодуплексном режиме, с аппаратным управлением потоком и поддержкой QOS.

    Модуль управления вводом-выводом данных (MDIO) непрерывно опрашивает все 32 адреса MDIO в порядке перечисления всех физических устройств в системе. Как только физическое устройство выбирается со стороны МПУ, модуль MDIO непрерывно контролирует состояние канала связи путем опроса регистра статуса физического устройства. Изменения состояния канала связи запоминается в модуле MDIO и, при необходимости, может прервать работу МПУ, позволяя последнему опросить состояние канала связи устройства, не прибегая к непрерывным доступам к MDIO. Порты I2C, SPI, USB2.0 и VLYNQ позволяют DM6446 управлять периферийными устройствами и/или связаться с хост-процессорами.

    DM6446 также содержит видео сопроцессор VICP, который позволяет разгрузить ядро ЦПОС от выполнения задач видеообработки и обработки изображения, высвобождая вычислительные возможности ЦПОС для реализации других алгоритмов обработки видео и изображений.

    Обширный набор периферийных устройств делает возможным управление внешними периферийными устройствами и установление связи с внешними процессорами.

    DM6446 поддерживается полным набором инструментальных средств для проектирования, в т.ч. ядро ARM и ЦПОС. К ним относятся Си-компиляторы, оптимизатор ассемблирования ЦПОС для упрощения программирования и планирования, а также отладчик с Windows-интерфейсом для визуализации выполнения исходного кода.

    Документация:

      1800 kB Engl Полное описание микросхемы TMS320DM6446