В HTML      В PDF
микроэлектроника, микросхема, транзистор, диод, микроконтроллер, память, msp430, Atmel, Maxim, LCD, hd44780, t6963, sed1335, avr, mega128
Предприятия Компоненты Документация Применения Статьи Новости

  • Alliance Semicon
  • Altera
  • Amic
  • Analog Devices
  • Atmel
  • Austriamicrosystems
  • Avago
  • Cypress
  • Cree
  • Exar
  • Fairchild
  • Freescale
  • Fujitsu
  • Hynix
  • Holtek
  • IMP
  • Infineon
  • Inova
  • IR
  • Linear Technology
  • MagnaChip
  • Maxim
  • Megawin
  • Microchip
  • Миландр
  • National Semicon
  • Nuvoton
  • NXP Semicon.
  • Power Integrations
  • Radiocrafts
  • Ramtron
  • Rayson
  • ROHM
  • Semikron
  • Silicon Lab
  • Sirenza
  • STMicro
  • SonyEricsson
  • Telecontrolli
  • Telit
  • TechFaith Wireless
  • Texas Insrt
  • АЦП
  • ЦАП
  • Коммутаторы напряжения
  • Интерфейсные ИС
  • Датчики
  • Преобразователи уровней
  • MSP430
  • TMS470
  • DSP
  • Новости
  • TranSystem Inc.
  • Trimble
  • Xilinx
  • White Eleсtronic
  • WAVECOM
  • Wonde Proud Tech.
  •  
    Пересюхтюмя


    13-я Международная выставка электронных компонентов и комплектующих для электронной промышленности





    Выставка Передовые Технологии Автоматизации





    Главная страница > Компоненты >Texas Instruments > DSP > TMS320С67x™
    Пересюхтюмя


    13-я Международная выставка электронных компонентов и комплектующих для электронной промышленности





    Выставка Передовые Технологии Автоматизации


    TMS320C6712D

    Цифровые процессоры для обработки сигналов с плавающей точкой

    Отличительные особенности:

    • ЦПОС TMS320C6712D с плавающей точкой, обладающий превосходным отношением цена-качество
      • Восемь 32-разрядных инструкций/цикл
      • Частота синхронизации 150 МГц
      • Длительность цикла инструкции 6.7 нс
      • 900 млн. операций с плавающей точкой в секунду
    • Ядро ЦПУ C67x с архитектурой VelociTI усовершенствованного очень длинного слова инструкции (VLIW)
      • Восемь независимых функциональных блоков:
        • Четыре АЛУ (плавающая и фиксированная точка)
        • Два АЛУ (фиксированная точка)
        • Два умножающих устройства (плавающая и фиксированная точка)
      • Архитектура чтения-записи с 32 32-разрядными регистрами общего назначения
      • Упаковка инструкции снижает размер кода
      • Все инструкции условия
    • Особенности набора инструкций
      • Аппаратная поддержка IEEE-инструкций одиночной и двойной точности
      • Байт-адресуемые (8-, 16-, 32-разр. данные)
      • 8-разрядная защита от переполнения
      • Насыщение
      • Извлечение битового поля, установка, сброс
      • Счет бит
      • Нормализация
    • Архитектура памяти L1/L2
      • Кэш-память программ L1P размером 32 кбит (4 кбайт) (табличный доступ)
      • Кэш-память данных L1D размером 32 кбит (4 кбайт) (2-путевой ассоциативный доступ)
      • 512 кбит (64 кбайт) унифицированного ОЗУ/кэш-памяти L2 (гибкое расположение памяти программ/данных)
    • Конфигурация устройства
      • Загрузочный режим: 8 или 16-разрядное загрузочное ПЗУ
      • Прямой (Little Endian) и обратный (Big Endian) порядок следования байт
    • Контроллер расширенного прямого доступа к памяти (EDMA) (16 раздельных каналов)
    • 32-разрядный интерфейс внешней памяти (EMIF)
      • Непосредственное подключение к асинхронной памяти: стат. ОЗУ и ЭСППЗУ
      • Непосредственное подключение к синхронной памяти: SDRAM и SBSRAM
      • 256 Мбайт общего адресуемого пространства внешней памяти
    • Два многоканальных буферизованных последовательных порта (McBSP)
      • Непосредственное подключение к ИС формирования кадра T1/E1, MVIP, SCSA
      • Совместимость с ST-Bus-Switching
      • До 256 каналов в каждом
      • Совместимость с AC97
      • Совместимость с последовательным интерфейсом SPI (Motorola)
    • Два 32-разрядных таймера общего назначения
    • Модуль тактового генератора с конфигурируемой схемой ФАПЧ
    • Специализированный модуль ввода-вывода общего назначения с 5 выводами
    • Граничное сканирование в соответствии с IEEE-1149.1 (JTAG)
    • 272-выводной корпус с матричным расположением сферических выводов (BGA) (суффикс GDP и ZDP)
    • Технология 0.13 мкм с 6-уровневой медной металлизацией
      • КМОП-технология
    • 3.3В-ый ввод-вывод, внутреннее питание 1.2В

    Структурная схема:

    Структурная схема TMS320C6712D

    Расположение выводов:

    Расположение выводов TMS320C6712D

    Общее описание:

    ЦПОС TMS320C67x (в т.ч. TMS320C6712, TMS320C6712C, TMS320C6712D) представляют семейство ЦПОС с плавающей запятой в составе платформы TMS320C6000. C6712, C6712C и C6712D выполнены на основе высокопроизводительной, усовершенствованной архитектуры VelociTI очень длинного слова инструкции (VLIW), которая разработана Texas Instruments и делает данные ЦПОС превосходным выбором для применения в многоканальных и многофункциональных приложениях.

    На тактовой частоте 150 МГц C6712D достигает производительности 900 млн. операций с плавающей точкой в секунду, что делает его эффективным инструментом для решения сложных задач цифровой обработки. ЦПОС C6712D обладает операционной гибкостью высокопроизводительных контроллеров и вычислительными способностями матричных процессоров. Данный процессор содержит 32 32-разрядных регистра общего назначения и восемь раздельных функциональных блоков. В состав 8 функциональных блоков входят: четыре АЛУ с плавающей/фиксированной точкой, два АЛУ с фиксированной точкой и два умножающих устройства с плавающей/фиксированной точкой. C6712D может выполнить за один цикл два умножения-накопления (MAC) с общей производительностью 400 миллионов MAC в секунду (MMAC).

    ЦПОС C6712D также содержит специфическую аппаратную логику, встроенную память и дополнительные периферийные устройства.

    C6712D использует двухуровневую архитектуру кэш-памяти и интегрирует мощный и разнообразный набор периферийных устройств. Кэш-память программ 1 уровня (L1P) имеет размер 32 кбит и табличную организацию, а кэш-память данных данных 1 уровня (L1D) имеет размер 32 кбит и двухпутевой ассоциативный доступ. Кэш-память 2 уровня (L2) состоит из пространства памяти размером 512 кбит, которое совместно используется пространствами памяти программ и данных. Память L2 может конфигурироваться как табличная память, кэш-память или как сочетание двух. В состав периферийных устройств входят многоканальные буферизованные последовательные порты (McBSP), два таймера общего назначения и интерфейс внешней памяти (EMIF) для непосредственного подключения SDRAM, SBSRAM и асинхронной памяти.

    C6712D поддерживается полным набором средств для проектирования, в т.ч.: новый Си-компилятор, оптимизатор ассемблирования для упрощения программирования и планирования, а также Windows-интерфейс отладчика для визуализации выполнения исходного кода.

    Документация:

      1432 kB Engl Полное описание микросхем