TMS320C6204
Цифровые процессоры для обработки сигналов с фиксированной запятой
Отличительные особенности:
- Высокопроизводительный ЦПОС с фиксированной точкой TMS320C6204
- Длительность цикла инструкции 5 нс
- Тактовая частота 200 МГц
- Восемь 32-разрядных инструкций/цикл
- 1600 миллионов инструкций в секунду
- C6204 в корпусе GLW совместим по расположению выводов с C6202/02B/03 в корпусе GLS
- Ядро ЦПОС C62x с архитектурой VelociTI усовершенствованного очень длинного слова инструкции (VLIW)
- Восемь независимых функциональных блоков:
- Шесть АЛУ (32-/40-разр.)
- Два 16-разрядных умножающих устройства (32-разрядный результат)
- Архитектура чтения-записи с 32 32-разрядными регистрами общего назначения
- Упаковка инструкций снижает размер кода
- Все инструкции условия
- Особенности набора инструкции
- Байт-адресуемые (8-, 16-, 32-разр. данные)
- 8-разрядная защита от переполнения
- Насыщение
- Извлечение битового поля, установка, сброс
- Счет бит
- Нормализация
- 1 Мбит встроенного статического ОЗУ
- 512 кбит внутренней кэш-памяти программ (16 тыс. 32-разр. инструкций)
- 512 кбит внутренней памяти данных с двухпутевым доступом (64 кбайт), организованной как 2 блока по 32 кбайт для улучшения параллелизма
- 32-разрядный интерфейс внешней памяти (EMIF)
- Непосредственное подключение к асинхронной памяти: статические ОЗУ и ЭППЗУ
- Непосредственное подключение к синхронной памяти: SDRAM и SBSRAM
- 52 Мбайт адресуемого пространства внешней памяти
- Четырехканальный контроллер прямого доступа к памяти (ПДП) со вспомогательным каналом
- 32-разрядная шина расширения (XB)
- Подключение популярных шинных мостов PCI без элементов согласования или при их незначительном количестве
- Подключение популярных синхронных или асинхронных микропроцессорных шин без элементов согласования или при их незначительном количестве
- Функционирование в ведущем/подчиненном режиме
- Непосредственное подключение к синхронному FIFO и асинхронным устройствам ввода-вывода
- Два многоканальных буферизованных последовательных порта (McBSP)
- Непосредственное подключение к фреймерам T1/E1, MVIP, SCSA
- Совместимость с ST-Bus-Switching
- До 256 каналов в каждом
- Совместимость с AC97
- Совместимость с интерфейсом SPI (Motorola)
- Два 32-разрядных таймера общего назначения
- Конфигурируемый тактовый генератор с ФАПЧ
- Граничное сканирование в соответствии с IEEE-1149.1 (JTAG)
- 288-выв. корпус MicroStar BGA (GHK)
- 340-выв. корпус BGA (GLW)
- Технология 0.15 мкм/5-уровневая металлизация
- 3.3В-ый ввод-вывод, внутреннее питание 1.5В
Структурная схема:
Расположение выводов в корпусе GHK (288-выв. BGA, вид снизу):
Расположение выводов в корпусе GLW (340-выв. BGA, вид снизу):
Общее описание:
TMS320C6204 - представитель семейства ЦПОС с фиксированной точкой TMS320C62x в составе платформы ЦПОС TMS320C6000. ЦПОС C62х выполнены на основе архитектуры VelociTI очень длинного слова инструкции (VLIW), которая разработана Texas Instruments и делает данные ЦПОС превосходным выбором для применения в многоканальных и многофункциональных приложениях.
На тактовой частоте 200 МГц TMS320C6204 позволяет развить производительность 1600 инструкций в секунду, что делает их эффективным инструментом для решения сложных задач цифровой обработки. ЦПОС TMS320C6204 обладает операционной гибкостью высокоскоростных контроллеров и вычислительными способностями матричных процессоров. Процессор содержит 32 32-разрядных регистра общего назначения и 8 независимых функциональных блоков. В состав этих 8 блоков входят: 6 арифметико-логических устройств (АЛУ) для достижения высокой степени параллелизма и два 16-разрядных умножающих устройства с формированием 32-разрядного результата. TMS320C6204 может выполнить за один цикл два умножения-накопления (MAC), что позволяет достичь общей производительности 500 млн. MAC в секунду. ЦПОС C62x также содержит специфическую аппаратную логику, встроенную память и дополнительные периферийные устройства.
TMS320C6204 содержит большой банк встроенной памяти, а также мощный и эффективный набор периферийных устройств. Память программ состоит из блока размером 64 кбайт, который может конфигурироваться пользователем как кэш-память или табличная память. Память данных состоит из двух блоков ОЗУ размером 32 кбайт каждый. В состав периферийных устройств входят два многоканальных буферизованных последовательных порта (McBSP); два таймера общего назначения; 32-разрядная шина расширения (XB), которая позволяет напрямую подключиться к стандартным синхронным и асинхронным хост-шинам; а также 32-разрядный интерфейс внешней шины (EMIF) для непосредственного подключения к SDRAM/SBSRAM и асинхронным устройствам ввода-вывода.
ЦПОС TMS320C6204 поддерживается полным набором инструментальных средств для проектирования, в т.ч.: новый Си-компилятор, оптимизатор ассемблирования для упрощения программирования и распределения процессорного времени, а также Windows-интерфейс отладчика для визуализации выполнения программного кода.
Документация:
| |
 |
1496 kB Engl Полное описание микросхем |
|
