TMS320VC5509A

Цифровые сигнальные процессоры

Отличительные особенности:

• Высокопроизводительное ядро для операций с фиксированной точкой с низким энергопотреблением TMS320C55™
  • Время цикла 9.26 / 6.95 / 5 нс
  • Тактовая частота 108 / 144 / 200 МГц
  • Выполнение одной или двух инструкций за такт
  • Два умножителя (производительность до 400 миллионов умножений с накоплением в секунду (MMACS))
  • Два арифметическо-логических устройства (АЛУ)
  • Три внутренних шины чтения данных/операндов
  • Две внутренних шины записи данных/операндов
• Встроенное ОЗУ 128К х 16 бит, состоящее из:
  • 8 блоков по 4K x 16 бит двухпортовой ОЗУ (DARAM) (всего 64 КБайт)
  • 24 блоков по 4K x 16 бит однопортовой ОЗУ (SARAM) (всего 192 КБайт)
• Встроенное ПЗУ 32К х 16 бит (64 КБайт) с одним тактом ожидания
• Общий объём адресуемой памяти 8M х 16 бит (синхронной DRAM)
• 16-битная внешняя параллельная шина, используемая для одного из применений:
  • Интерфейс внешней памяти (EMIF) с возможностью использования портов ввода-вывода общего назначения (GPIO) или подключения памяти типов:

    - Асинхронное статическое ОЗУ (SRAM)

    - Асинхронное EEPROM

    - Синхронное динамическое ОЗУ (SDRAM)

  • 16-битный параллельный порт управляющего контроллера (EHPI) с возможностью использования портов ввода-вывода общего назначения (GPIO)
• Программный контроль энергопотребления шести функциональных блоков из внутренних устройств
• Встроенные периферийные устройства:
  • Два 20-битных таймера
  • Сторожевой таймер (watchdog)
  • Шестиканальный контроллер прямого доступа к памяти (DMA)
  • Три последовательных порта, используемых для одного из вариантов применений:

    - До трёх многоканальных буферизованных последовательных порта (McBSP)

    - Два порта для подключения карт памяти типа MMC/SD (MultiMediaCard/SecureDigital)

  • Программируемый тактовый генератор с ФАПЧ
  • 7 (для устройств в корпусе LQFP) или 8 (для устройств в корпусе BGA) портов ввода-вывода общего назначения (GPIO) и выход общего назначения (XF)
  • Ведомый (Slave) порт интерфейса Full Speed USB (скорость передачи данных до 12 Мбит/с) поддерживающий режимы передачи данных Bulk, Isochronous и Interrupt
  • Интерфейс Inter-Integrated Circuit (I2C), ведомый (Slave) и ведущий (Multi-Master) режимы
  • Часы реального времени (RTC) с индивидуальным резонатором, генератором и источником питания
  • 2 (для устройств в корпусе LQFP) или 4 (для устройств в корпусе BGA) канала 10-битного АЦП последовательного приближения
• Встроенный эмулятор
• Поддержка периферийного сканирования по стандарту JTAG †
• Варианты корпусов
  • 144-выводный низкопрофильный корпус LQFP (суффикс PGE)
  • 179-выводный корпус MicroStar BGA™ (суффикс GHH)
  • 179-выводный корпус MicroStar BGA™ (суффикс ZHH) без содержания свинца (Pb-free)
• Питание ядра 1,2 В (для устройств с тактовой частотой 108 МГц), питание портов ввода-вывода в диапазоне 2,7…3,6В
• Питание ядра 1,35 В (для устройств с тактовой частотой 144 МГц), питание портов ввода-вывода в диапазоне 2,7…3,6В
• Питание ядра 1,6 В (для устройств с тактовой частотой 200 МГц), питание портов ввода-вывода в диапазоне 2,7…3,6В

¹ - Стандарт IEEE 1149.1-1990

Блок-схема:

Расположение выводов:

Общее описание:

Цифровые сигнальные процессоры (ЦСП) с фиксированной точкой TMS320VC5509A базируются на ядре TMS320C55x. Данная архитектура обладает высокой производительностью при низком энергопотреблении благодаря повышению параллелизма и уделению особого внимания вопросам снижения потребляемой мощности. ЦПУ обладает внутренней шинной структурой, состоящей из программной шины, трёх шин чтения данных, двух шин записи данных и вспомогательных шин для периферии и контроллера прямого доступа к памяти (DMA). Это позволяет выполнять вплоть до трёх операций чтения данных и двух операций записи данных за один цикл. Параллельно этому, контроллер DMA может осуществить до двух операций перемещения данных без задействования ЦПУ.

Ядро ЦСП C55x обладает двумя модулями умножения-накопления (MAC), каждый из которых способен выполнять операции типа "умножение 17-бит x 17-бит" за один цикл. Центральное 40-битное арифметическо-логическое устройство (АЛУ) сопровождается вспомогательным 16-битным АЛУ. Сценарий совместного использования двух АЛУ определяется набором инструкций, обеспечивая оптимальную параллельную работу и снижение энергопотребления. Распределение ресурсов возложено на адресное устройство (АУ) и устройство данных (УД) ядра ЦСП C55x.

Семейством цифровых сигнальных процессоров C55x поддерживаются инструкции с переменным числом байт, что позволяет увеличить плотность кода. Модуль инструкций (МИ) осуществляет 32-битную выборку инструкций из внутренней либо внешней памяти и определяет очередь инструкций для программного модуля (ПМ). В свою очередь, ПМ декодирует инструкции, определяет задачи для АУ и УД и управляет защищённым конвейером. Для предотвращения переполнения конвейера при выполнении условных переходов используется предсказание переходов.

Набор портов ввода-вывода общего назначения и 10-битный АЦП обеспечивают возможность подключения ЖК-модулей, кнопок и других внешних устройств. Параллельный интерфейс может функционировать в двух режимах: как HPI порт под управлением микроконтроллера либо как асинхронный EMIF порт. Последовательные интерфейсы представлены тремя универсальными портами McBSP и интерфейсом подключения флеш-памяти типа MultiMedia Card/Secure Digital (MMC/SD).

Набор периферийных устройств процессоров 5509A включает в себя интерфейс внешней памяти (EMIF), обеспечивающий непосредственное подключение различных типов асинхронной памяти, таких, как EPROM и SRAM, а также высокоскоростных запоминающих устройств высокой плотности, таких, как синхронные DRAM. Кроме этого, процессоры 5509A имеют встроенные интерфейсы Universal Serial Bus (USB) и Inter-Integrated Circuit (I2C), способный работать в режимах "ведомый" (Slave) и "ведущий" (Multi-Master), сторожевой таймер (watchdog), часы реального времени и уникальный идентификационный номер устройства. Три полнодуплексных многоканальных буферизованных последовательных порта (McBSP) обеспечивают непосредственное подключение большого ряда устройств со стандартными последовательными интерфейсами и многоканальный обмен (до 128 каналов с индивидуальным запретом). Порт управляющего контроллера (EHPI) представляет собой 16-битный параллельный интерфейс, обеспечивающий внешнему управляющему процессору доступ к 32КБайтам встроенной памяти процессоров 5509A. Порт EHPI может быть сконфигурирован как в мультиплексный, так и в немультиплексный режим, что позволяет использовать его совместно с самыми различными управляющими процессорами. Контроллер прямого доступа к памяти (DMA) обеспечивает перемещение данных по шести независимым каналам без вмешательства ЦПУ, его суммарная пропускная способность составляет до двух 16-битных слов за цикл. Кроме этого, набор периферийных устройств включает в себя 2 таймера общего назначения, восемь выводов общего назначения (GPIO) и генератор с ФАПЧ и цифровым управлением (DPLL).

Процессоры 5509A поддерживаются программным обеспечением eXpressDSP™, которое состоит из интегрированной среды разработки (IDE) Code Composer Studio™, РТОС DSP/BIOS™ и документации TMS320™ DSP Algorithm Standard, кроме этого, существует большое количество разработок сторонних производителей. IDE Code Composer Studio состоит из компилятора языка C, линкера Visual Linker, симулятора, поддержки обмена данными в реальном режиме времени Real-Time Data Exchange (RTDX™), драйверов эмулятора XDS510™ и библиотек Chip Support Libraries (CSL). Кроме этого, фирма Texas Instruments предлагает пользователям ЦСП 5509A программное обеспечение C55x DSP Library (DSPLIB), представляющее собой набор из более 50 подпрограмм, вызываемых из программ на языке C и реализующих типовые задачи цифровой обработки сигнала, таких, как БИХ/КИХ фильтры, БПФ и многие другие.

Ядро процессоров TMS320C55x базируется на открытой архитектуре с добавлением специфических модулей, позволяющих значительно ускорить обработку некоторых алгоритмов. Данные модули обеспечивают процессорам 5509A оптимальное соотношение производительности, присущей процессорам с фиксированной точкой, низкого энергопотребления и цены, что является уникальным сочетанием на рынке видеопроцессоров. Дополнительные модули обеспечивают процессорам 5509A высокую производительность видеокодека, в то же время оставляя незадействованными более половины ресурсов ядра, что позволяет реализовывать параллельно такие функции, как преобразование цветовых схем, организация пользовательского интерфейса, функции безопасности, стек TCP/IP, распознавание голоса, преобразование текста в голос и т.д. В результате, цифровой сигнальный процессор 5510/5510A способен в одиночку решить практически все задачи, стоящие перед мобильными видеоустройствами. Дополнительная информация содержится в TMS320C55x Hardware Extensions for Image/Video Applications Programmer's Reference (номер документа SPRU098). Информация об использовании библиотеки DSP Image Processing Library содержится в TMS320C55x Image/Video Processing Library Programmer's Reference (номер документа SPRU037).

Документация:

		1633 kB Engl Полное описание микросхем TMS320VC5509A
		RUS Контроллеры семейства C5000. Архитектура