В HTML      В PDF
микроэлектроника, микросхема, микроконтроллер, память, msp430, MSP430, Atmel, Maxim, LCD, hd44780, t6963, sed1335, SED1335, mega128, avr, mega128  
  Главная страница > Обзоры по типам > Микроконтроллеры > AVR

реклама

 
радиационно стойкие ПЗУ Миландр

Продажа силового и бронированного кабеля и провода в Москве




Arduino Uno R3 Atmega328
готовый модуль
Лучшая Цена 335 руб




Стартовый набор с большим набором аксесуаров
Arduino Uno R3 Atmega328
Лучшая Цена 2211 руб



7.10. Описание регистров генераторов

7.10.1. CTRL - регистр управления генераторами

Бит 7 6 5 4 3 2 1 0  
+0x00
- - - PLLEN XOSCEN RC32KEN RC32MEN RC2MEN
CTRL
Чтение/запись Чт. Чт. Чт. Чт./Зап. Чт./Зап. Чт./Зап. Чт./Зап. Чт./Зап.
Начальное значение 0 0 0 0 0 0 0 0
  • Биты 7:5 - Res: резервные биты

Данные биты не используются и зарезервированы для использования в будущем. Для совместимости с более новыми МК, выполняя запись в этот регистр, всегда записывайте нули в резервные биты.

  • Бит 4 - PLLEN: разрешение работы блока ФАПЧ

Установка данного бита приводит к разрешению работы блока ФАПЧ. Перед разрешением работы блока PLL необходимо задать требуемый коэффициент умножения частоты и выбрать входной источник (см. 7.10.2 "STATUS - регистр статуса генераторов").

  • Бит 3 - XOSCEN: разрешение работы внешнего генератора

Установка данного бита приводит к активизации выбранного внешнего источника синхронизации (о том, как выбрать внешний источник синхронизации и разрешить его работу см. в 7.10.3 "XOSCCTRL - регистр управления внешним генератором XOSC"). Внешнему источнику синхронизации, перед тем как выбрать его в качестве источника системной синхронизации, необходимо дать время на установление сигнала (см. 7.10.2 "STATUS - регистр статуса генераторов").

  • Бит 2 - RC32KEN: разрешение работы внутреннего RC-генератора частоты 32 кГц

Установка данного бита разрешает работу внутреннего RC-генератора частоты 32 кГц. Прежде чем выбрать данный генератор в качестве источника системной синхронизации, необходимо дождаться установления его сигнала (см. 7.10.2 "STATUS - регистр статуса генераторов").

  • Бит 1 - RC32MEN: разрешение работы внутреннего RC-генератора частоты 32 МГц

Установка данного бита разрешает работу внутреннего RC-генератора частоты 32 МГц. Прежде чем выбрать данный генератор в качестве источника системной синхронизации, необходимо дождаться установления его сигнала (см. 7.10.2 "STATUS - регистр статуса генераторов").

  • Бит 0 - RC2MEN: разрешение работы внутреннего RC-генераторы частоты 2 МГц

Установка данного бита разрешает работу внутреннего RC-генератора частоты 2 МГц. Прежде чем выбрать данный генератор в качестве источника системной синхронизации, необходимо дождаться установления его сигнала (см. 7.10.2 "STATUS - регистр статуса генераторов").

По умолчанию, 2-мегагерцевый генератор является включенным в работу, а рассматриваемый бит - установленным.

7.10.2. STATUS - регистр статуса генераторов

Бит 7 6 5 4 3 2 1 0  
+0x01
- - - PLLRDY XOSCRDY RC32KRDY RC32MRDY RC2MRDY
STATUS
Чтение/запись Чт. Чт. Чт. Чт. Чт. Чт. Чт. Чт.
Начальное значение 0 0 0 0 0 0 0 0
  • Биты 7:5 - Res: резервные биты

Данные биты являются резервными и всегда считываются с нулевыми значениями. Для совместимости с будущими МК, выполняя запись в данные биты, всегда записывайте нули в резервные биты.

  • Бит 4 - PLLRDY: флаг готовности блока ФАПЧ

Флаг PLLRDY устанавливается после того, как блок ФАПЧ переходит в режим захвата выбранной частоты и становится готовым к использованию в качестве источника системной синхронизации.

  • Бит 3 - XOSCRDY: флаг готовности внешнего источника синхронизации

Установка флага XOSCRDY сигнализирует об установлении сигнала внешнего источника синхронизации и готовности его к использованию в качестве источника системной синхронизации.

  • Бит 2 - RC32KRDY: готовность внутреннего RC-генератора частоты 32 кГц

Установка флага RC32KRDY сигнализирует об установлении сигнала внутреннего RC-генератора частоты 32 кГц и готовности его к использованию в качестве источника системной синхронизации.

  • Бит 1 - RC32MRDY: готовность внутреннего RC-генератора частоты 32 МГц

Установка флага R32MRFY сигнализирует об установлении сигнала внутреннего RC-генератора частоты 32 МГц и готовности его к использованию в качестве источника системной синхронизации.

  • Бит 0 - RC2MRDY: готовность внутреннего RC-генератора частоты 2 МГц

Установка флага RC2MRDY сигнализирует об установлении сигнала внутреннего RC-генератора частоты 2 МГц и готовности его к использованию в качестве источника системной синхронизации.

7.10.3. XOSCCTRL - регистр управления внешний генератором XOSC

Бит 7 6 5 4 3 2 1 0  
+0x02
FRQRANGE[1:0] X32KLPM - XOSCSEL[3:0]
XOSCCTRL
Чтение/запись Чт./Зап. Чт./Зап. Чт./Зап. Чт./Зап. Чт./Зап. Чт./Зап. Чт./Зап. Чт./Зап.
Начальное значение 0 0 0 0 0 0 0 0
  • Биты 7:6 - FRQRANGE[1:0]: выбор частотного диапазона кварцевого генератора

Данные биты необходимы для задания частотного диапазона, подключенного к МК кварцевого резонатора (см. таблицу 7.5).

Таблица 7.5. Настройка частотного диапазона генератора

FRQRANGE[1:0] Групповая конфигурация Частотный диапазон Рекомендованные емкости конденсаторов С1 и С2
00 04TO2 0.4…2 МГц 100 пФ
01 2TO9 2…9 МГц 15 пФ
10 9TO12 9…12 МГц 15 пФ
11 12TO16 12…16 МГц 10 пФ
  • Бит 5 - X32KLPM: экономичный режим работы кварцевого генераторы частоты 32 кГц

Установка данного бита активизирует экономичный режим работы кварцевого генератора частоты 32 кГц, в котором уменьшается размах напряжения на выводе TOSC2.

  • Бит 4 - Res: резервный бит

Данный бит является резервным и всегда считывается с нулевым значением. Для совместимости с будущими МК, выполняя запись в этот регистр, всегда записывайте нуль в резервные бит.

  • Биты 3:0 - XOSCSEL[3:0]: настройка кварцевого генератора

С помощью данных бит выбирается тип и время запуска кварцевого генератора (внешний кварцевый или керамический резонатор подключается к выводам XTAL). После установки бита XOSCEN в регистре CTRL изменить рассматриваемые настройки невозможно. Варианты настроек кварцевого генератора представлены в таблице 7.6.

Таблица 7.6. Настройка внешнего генератора и времени его запуска

XOSCSEL[3:0] Групповая конфигурация Выбранный источник синхронизации Время запуска
0000 EXTCLK Внешняя синхронизация 6 CLK
0010 32KHZ TOSC, 32 кГц 16 тыс. CLK
0011 XTAL_256CLK(1) XTAL, 0.4…16 МГц 256 CLK
0111 XTAL_1KCLK(2) XTAL, 0.4…16 МГц 1 тыс. CLK
1011 XTAL_16KCLK XTAL, 0.4…16 МГц 16 тыс. CLK

Прим.:

  1. Данную опцию нужно использовать только в том случае, когда стабильность частоты во время запуска не важна. Опция не подходит для кварцевых резонаторов.
  2. Данная опция ориентирована на керамические резонаторы и гарантирует стабильность частоты во время запуска. Ее также можно использовать, если стабильность частоты во время запуска не важна.

7.10.4. XOSCFAIL - регистр обнаружения отказа внешнего генератора XOSC

Бит 7 6 5 4 3 2 1 0  
+0x03
- - - - - - XOSCFDIF XOSCFDEN
XOSCFAIL
Чтение/запись Чт. Чт. Чт. Чт. Чт. Чт. Чт./Зап. Чт./Зап.
Начальное значение 0 0 0 0 0 0 0 0
  • Биты 7:2 - Res: резервные биты

Данные биты являются резервными и всегда считываются с нулевыми значениями. Для совместимости с будущими МК, выполняя запись в этот регистр, всегда записывайте нули в резервные биты.

  • Бит 1 - XOSCFDIF: флаг прерывания по обнаружению отказа

Флаг XOSCFDIF устанавливается в случае обнаружения отказа генератора. Запись логической единицы в этот бит приводит к очистке флага XOSCFDIF. Обратите внимание, что после установки данного флага выполнение функции обнаружения отказа не прекращается. Это означает, что, если после повторного разрешения работы внешнего источника синхронизации вновь обнаруживается его отказ, будет сгенерировано очередное прерывание.

  • Бит 0 - XOSCFDEN: активизация функции обнаружения отказа

Запись единицы в данный бит приводит к активизации функции обнаружения отказа, после чего установка флага XOSCFDIF будет инициировать немаскируемое прерывание. Данный бит защищен механизмом защиты от изменения конфигурации, рассмотренный в 3.12 "Защита от изменения конфигурации". После активизации функции ее дальнейшее отключение возможно только сбросом МК.

7.10.5. RC32KCAL - регистр калибровки генератора частоты 32 кГц

Бит 7 6 5 4 3 2 1 0  
+0x04
RC32KCAL[7:0]
RC32KCAL
Чтение/запись Чт./Зап. Чт./Зап. Чт./Зап. Чт./Зап. Чт./Зап. Чт./Зап. Чт./Зап. Чт./Зап.
Начальное значение x x x x x x x x
  • Биты 7:0 - RC32KCAL[7:0]: регистр калибровки внутреннего генератора частоты 32.768 кГц

Данный регистр используется для калибровки внутреннего генератора частоты 32.768 кГц. Во время сброса МК в данный регистр помещается найденное в ходе производственных испытаний калибровочное значение, которое хранится в специальной области flash-памяти - области сигнатурного кода. В результате этой операции, генератор работает с частотой, близкой к 32.768 кГц. Регистр поддерживает возможность программной записи, что позволяет реализовывать собственные алгоритмы динамической калибровки частоты.

7.10.6. PLLCTRL - регистр управления блоком PLL

Бит 7 6 5 4 3 2 1 0  
+0x05
PLLSRC[1:0] - PLLFAC[4:0]
PLLCTRL
Чтение/запись Чт./Зап. Чт./Зап. Чт. Чт./Зап. Чт./Зап. Чт./Зап. Чт./Зап. Чт./Зап.
Начальное значение 0 0 0 0 0 0 0 0
  • Биты 7:6 - PLLSRC[1:0]: источник синхронизации

Биты PLLSRC позволяют выбрать источник синхронизации для блока PLL (см. таблицу 7.7).

Таблица 7.7. Источник синхронизации блока PLL

CLKSRC[1:0] Групповая конфигурация Входной источник блока PLL
00 RC2M Внутренний RC-генератор частоты 2 МГц
01 - Резерв
10 RC32M Внутренний RC-генератор частоты 32 МГц
11 XOSC Внешний источник синхронизации(1)

Прим.:

  1. 32-кГц-ый генератор TOSC не может быть источником синхронизации блока PLL. Если используется внешний источник синхронизации, то его частота должна быть не менее 0.4 МГц.
  • Бит 5 - Res: резервный бит

Данный бит является резервным и всегда считывается с нулевым значением. Для совместимости с будущими МК, выполняя запись в этот регистр, всегда записывайте ноль в резервный бит.

  • Биты 4:0 - PLLFAC[4:0]: коэффициент умножения

Биты PLLFAC задают коэффициент умножения частоты блока PLL, значения которого лежат в пределах от 1 до 31. Частота на выходе блока PLL должна быть не более 200 МГц, но и не менее 10 МГц.

7.10.7. DFLLCTRL - регистр управления блоками DFLL

Бит 7 6 5 4 3 2 1 0  
+0x06
- - - - - - RC32MCREF R2MCREF
DFLLCTRL
Чтение/запись Чт. Чт. Чт. Чт. Чт. Чт. Чт./Зап. Чт./Зап.
Начальное значение 0 0 0 0 0 0 0 0
  • Биты 7:2 - Res: резервные биты

Данные биты являются резервными и всегда считываются с нулевыми значениями. Для совместимости с будущими МК, выполняя запись в этот регистр, всегда записывайте нули в резервные биты.

  • Бит 1 - RC32MCREF: источник опорной частоты для калибровки 32-мегагерцевого генератора

Данный бит позволяет выбрать источник опорной (эталонной) частоты для калибровки внутреннего 32-мегагерцевого генератора с помощью блока DFLL. По умолчанию, данный бит равен нулю, а источником опорной частоты является внутренний RC-генератор частоты 32.768 кГц. После установки бита в роли источника опорной частоты будет выступать кварцевый генератор частоты 32.768 кГц (TOSC).

  • Бит 0 - RC2MCREF: источник опорной частоты для калибровки 2-мегагерцевого генератора

Данный бит позволяет выбрать источник опорной (эталонной) частоты для калибровки внутреннего 2-мегагерцевого генератора с помощью блока DFLL. По умолчанию, данный бит равен нулю, а источником опорной частоты является внутренний RC-генератор частоты 32.768 кГц. После установки бита в роли источника опорной частоты будет выступать кварцевый генератор частоты 32.768 кГц (TOSC).



<-- Предыдущая страница Оглавление Следующая страница -->





 
Впервые? | Реклама на сайте | О проекте | Карта портала
тел. редакции: +7 (495) 514 4110. e-mail:info@eust.ru
©1998-2016 ООО Рынок Микроэлектроники