Поиск по сайту:

 

По базе:  
микроэлектроника, микросхема, микроконтроллер, память, msp430, MSP430, Atmel, Maxim, LCD, hd44780, t6963, sed1335, SED1335, mega128, avr, mega128  
  Главная страница > Обзоры по типам > Микроконтроллеры > AVR

реклама
 




Мероприятия:




5.14.4. TRIGSRC - источник запуска DMA-канала

Бит 7 6 5 4 3 2 1 0  
+0х02
TRIGSRC[7:0]
TRIGSRC
Чтение/запись Чт./Зап. Чт./Зап. Чт./Зап. Чт./Зап. Чт./Зап. Чт./Зап. Чт./Зап. Чт./Зап.
Начальное значение 0 0 0 0 0 0 0 0
  • Биты 7:0 - TRIGSRC[7:0]: выбор источника запуска DMA-канала

Данные биты используются для задания источника запуска передачи по DMA-каналу. Нулевое значение означает, что нет источников запуска. Значение, которое необходимо записать в регистр TRIGSRC, для каждого источника запуска является суммой базового значения модуля или УВВ и значения смещения для источника запуска в этом модуле или УВВ. В таблице 5.8 показаны базовые значения всех модулей и УВВ, а в таблице 5.9 - значения смещений для источников запуска модулей и УВВ различных типов. Если в МК нет каких-то модулей или УВВ, то и соответствующий им запуск передачи поддерживаться не будет. Конкретный перечень поддерживаемых УВВ см. в документации на МК.

Таблица 5.8. Базовые значения источников запуска DMA всех модулей и УВВ

Базовое значение TRIGSRC Групповая конфигурация Описание
0х00 OFF Только программные запуски
0х01 SYS Базовое значение системных запусков DMA
0х10 ADCA Базовое значение запусков DMA со стороны АЦП А
0х15 DACA Базовое значение запусков DMA со стороны ЦАП А
0х20 ADCB Базовое значение запусков DMA со стороны АЦП В
0х25 DACB Базовое значение запусков DMA со стороны ЦАП В
0х40 TCC0 Базовое значение запусков DMA со стороны таймера-счетчика С0
0х46 TCC1 Базовое значение запусков DMA со стороны таймера-счетчика С1
0х4A SPIC Базовое значение запусков DMA со стороны интерфейса SPI порта C
0х4B USARTC0 Базовое значение запусков DMA интерфейса USART C0
0х4E USARTC1 Базовое значение запусков DMA интерфейса USART C1
0х60 TCD0 Базовое значение запусков DMA таймера-счетчика D0
0х66 TCD1 Базовое значение запусков DMA таймера-счетчика D1
0х6A SPID Базовое значение запусков DMA интерфейса SPI порта D
0х6B USARTD0 Базовое значение запусков DMA интерфейса USART D0
0х6E USARTD1 Базовое значение запусков DMA интерфейса USART D1
0х80 TCE0 Базовое значение запусков DMA таймера-счетчика E0
0х86 TCE1 Базовое значение запусков DMA таймера-счетчика E1
0х8A SPIE Базовое значение запусков DMA интерфейса SPI порта E
0х8B USARTE0 Базовое значение запусков DMA интерфейса USART E0
0х8E USARTE1 Базовое значение запусков DMA интерфейса USART E1
0хA0 TCF0 Базовое значение запусков DMA таймера-счетчика F0
0хA6 TCF1 Базовое значение запусков DMA таймера-счетчика F1
0хAA SPIF Базовое значение запусков DMA интерфейса SPI порта F
0хAB USARTF0 Базовое значение запусков DMA интерфейса USART F0
0хAE USARTF1 Базовое значение запусков DMA интерфейса USART F1

Таблица 5.9. Значения смещений источников запуска DMA в системе событий

Значение смещения TRGSRC Групповая конфигурация Описание
+0х00 CH0 Канал события 0
+0х01 CH1 Канал события 1
+0х02 CH2 Канал события 2

Таблица 5.10. Значения смещений для источников запуска DMA в ЦАП и АЦП

Значение смещения TRGSRC Групповая конфигурация Описание
+0х00 CH0 АЦП/ЦАП, канал 0
+0х01 CH1 АЦП/ЦАП, канал 1
+0х02 CH2(1) АЦП, канал 2
+0х03 CH3 АЦП, канал 3
+0х04 CH4(2) АЦП, канал 0, 1, 2, 3

Прим.:

  1. У ЦАП для запуска могут использоваться только каналы 0 и 1
  2. Канал 4 равен логическому ИЛИ между каналами АЦП 0…3

Таблица 5.11. Значения смещений для источников запуска DMA в таймере-счетчике

Значение смещения TRGSRC Групповая конфигурация Описание
+0х00 OVF Переполнение/ незаполнение
+0х01 ERR Ошибка
+0х02 CCA Захват или сравнение, канал А
+0х03 CCB Захват или сравнение, канал В
+0х04 CCC(1) Захват или сравнение, канал С
+0х05 CCD Захват или сравнение, канал D

Прим.:

  1. Возможность запуска DMA в каналах захвата/сравнения C и D поддерживается только у таймера-счетчика 0.

Таблица 5.12. Значения смещений для источников запуска DMA в USART

Значение смещения TRGSRC Групповая конфигурация Описание
0х00 RXC Завершение приема
0х01 DRE Регистр данных пуст


<-- Предыдущая страница Оглавление Следующая страница -->





 
Впервые? | Реклама на сайте | О проекте | Карта портала
тел. редакции: +7 (995) 900 6254. e-mail:info@eust.ru
©1998-2023 Рынок Микроэлектроники