В HTML      В PDF
микроэлектроника, микросхема, микроконтроллер, память, msp430, MSP430, Atmel, Maxim, LCD, hd44780, t6963, sed1335, SED1335, mega128, avr, mega128  
  Главная страница > Обзоры по типам > Микроконтроллеры > AVR

реклама

 
радиационно стойкие ПЗУ Миландр

Продажа силового и бронированного кабеля и провода в Москве




Arduino Uno R3 Atmega328
готовый модуль
Лучшая Цена 335 руб




Стартовый набор с большим набором аксесуаров
Arduino Uno R3 Atmega328
Лучшая Цена 2211 руб



5.14.3. ADDRCTRL - регистр управления адресом DMA-канала

Бит 7 6 5 4 3 2 1 0  
+0х02
SRCRELOAD[1:0] SRCDIR[1:0] DESTRELOAD[1:0] DESTDIR[1:0]
ADDRCTRL
Чтение/запись Чт./Зап. Чт./Зап. Чт./Зап. Чт./Зап. Чт./Зап. Чт./Зап. Чт./Зап. Чт./Зап.
Начальное значение 0 0 0 0 0 0 0 0
  • Биты 7:6 - SRCRELOAD[1:0]: перезагрузка адреса источника DMA-канала

Данные биты позволяют задать момент перезагрузки адреса источника DMA-канала в соответствии с таблицей 5.4. Данные биты нельзя изменить, когда канал занят.

Таблица 5.4. Настройка момента перезагрузки адреса источника DMA-канала

SRCRELOAD[1:0] Групповая конфигурация Описание
00 NONE Перезагрузка не выполняется
01 BLOCK Начальное значение перезагружается в регистр адреса источника DMA в конце передачи каждого блока
10 BURST Начальное значение перезагружается в регистр адреса источника DMA в конце передачи каждого пакета
11 TRANSACTION Начальное значение перезагружается в регистр адреса источника DMA в конце каждой транзакции
  • Биты 5:4 - SRCDIR[1:0]: режим управления адресом источника DMA-канала

С помощью данных бит можно задать режим управления адресом DMA-канала в соответствии с таблицей 5.5. Данные биты нельзя изменить, если канал занят.

Таблица 5.5. Настройка режима управления адресом источника DMA-канала

SRCDIR[1:0] Групповая конфигурация Описание
00 FIXED Фиксированный
01 INC Инкрементный
10 DEC Декрементный
11 - Зарезервировано
  • Биты 3:2 - DESTRELOAD[1:0]: перезагрузка адреса получателя DMA-канала

Данные биты позволяют задать адрес получателя DMA-канала в соответствии с таблицей 5.6. Данные биты нельзя изменить, если канал занят.

Таблица 5.6. Настройка перезагрузки адреса получателя DMA-канала

DESTRELOAD[1:0] Групповая конфигурация Описание
00 NONE Перезагрузка не выполняется
01 BLOCK Начальное значение перезагружается в регистр адреса получателя DMA в конце передачи каждого блока
10 BURST Начальное значение перезагружается в регистр адреса получателя DMA в конце передачи каждого пакета
11 TRANSACTION Начальное значение перезагружается в регистр адреса получателя DMA в конце каждой транзакции
  • Биты 1:0 - DESTDIR[1:0]: режим управления адресом получателя DMA-канала

Данные биты позволяют задать режим управления адресом получателя DMA-канала в соответствии с таблицей 5.7. Данные биты нельзя изменить, если канал занят.

Таблица 5.7. Настройка режима управления адресом получателя DMA-канала

DESTDIR[1:0] Групповая конфигурация Описание
00 FIXED Фиксированный
01 INC Инкрементный
10 DEC Декрементный
11 - Зарезервировано


<-- Предыдущая страница Оглавление Следующая страница -->





 
Впервые? | Реклама на сайте | О проекте | Карта портала
тел. редакции: +7 (495) 514 4110. e-mail:info@eust.ru
©1998-2016 ООО Рынок Микроэлектроники