В HTML      В PDF
микроэлектроника, микросхема, микроконтроллер, память, msp430, MSP430, Atmel, Maxim, LCD, hd44780, t6963, sed1335, SED1335, mega128, avr, mega128  
  Главная страница > ЖКИ > Драйвера > SED1520

реклама

 
радиационно стойкие ПЗУ Миландр

Продажа силового и бронированного кабеля и провода в Москве

текст еще



3.0 Описание схемных блоков

3.1 Интерфейс с микропроцессором

3.1.1 Выбор типа интерфейса

Серия SED1520 использует 8 бит двунаправленной шины данных (D0 – D7) для передачи данных. Вывод сброса используется для выбора интерфейса с микропроцессором; выставка полярности RES или в "H" или в "L" может обеспечить прямой интерфейс SED1520 с семействами микропроцессоров 6800 или 8080 (см. таблицу 3.1 ниже).

При высоком уровне на CS, SED1520 не зависит от шины микропроцессора и остаётся в дежурном режиме. В этом режиме, однако, сигнал сброса не зависит от внутреннего состояния входа.

Таблица 3.1.

Полярность RES Тип
микропроцессора
A0 R R/W CS D0
Действующий "L" 6800
Действующий "H" 8080 RD WR

3.1.2 Распознавание сигналов шины данных

SED1520 использует комбинацию A0, E, R/W, (RD, WR), чтобы распознать сигналы шины данных.

Таблица 3.2.

Общая Микропроцессор 6800 Микропроцессор 8080 Функция
A0 R/W RD WR
1 1 0 1 Прочитать данные изображения
1 0 1 0 Записать данные изображения
0 1 0 1 Прочитать состояние
0 0 1 0 Записать во внутренний регистр (команду)

3.1.3 Доступ к ОЗУ данных изображения и внутреннему регистру

Для того, чтобы обеспечить совпадение рабочих частот между микропроцессором и ОЗУ данных изображения или внутренним регистром, SED1520 производит разновидность межмикросхемной конвейерной обработки посредством буфера шины, подключённого к внутренней шине данных. Рассмотрим случай, когда микропроцессор читает содержимое ОЗУ данных изображения. В первом цикле чтения данных (пустом), данные сохраняются в буфере шины. В следующем цикле чтения данных, данные прочитаны из буфера шины на системную шину. Также рассмотрим случай, когда микропроцессор записывает данные в ОЗУ данных изображения. В первом цикле записи данных, данные заносятся в буфер шины. Данные записаны в ОЗУ данных изображения перед началом следующего цикла записи данных. Поэтому, на время доступа микропроцессора к SED1520 влияет не время доступа к ОЗУ данных изображения (tACC, tDS), а длительность цикла (tCYC). Это приводит к более быстрой передаче данных в или из микропроцессора. Если требования по длительности цикла не выполнены, то микропроцессор должен только выполнить инструкцию NOP и это, очевидно, эквивалентно выполнению операции ожидания. Однако, имеется ограничение на последовательность чтения ОЗУ данных изображения; после выставки адреса, его данные выводятся не для первой инструкции чтения (немедленно следующей за операцией выставки адреса), а для второй инструкции чтения. Таким образом, один пустой цикл чтения или цикл записи необходим после выставки адреса. Эта зависимость показана на Рис. 3.1.

3.2 Флаг занятости

Если флаг занятости установлен в "1", то SED1520 выполняет свою внутреннюю операцию и любые инструкции, кроме инструкции Прочитать Состояние, запрещены. Если требования к длительности цикла (tCYC) удовлетворяются, то нет необходимости проверять этот флаг перед выполнением каждой команды, что значительно увеличивает производительность микропроцессора.

3.3 Регистр начальной строки изображения

Этот регистр является указателем, который определяет начальную строку, соответствующую COM0 (обычно самая верхняя строка изображения) для отображения данных в ОЗУ данных изображения. Он используется для прокрутки (скроллинга) изображения или изменения страницы с одной на другую.

Команда Установить Начальную Строку Изображения выставляет 5 бит начального адреса изображения в этом регистре. Его содержимое задаётся в счётчике строки каждый раз когда сигнал FR изменяется. Счётчик строки увеличивается на единицу синхронно с входом CL, таким образом, генерируя адрес строки для последовательного чтения 80 бит данных из ОЗУ данных изображения в схему управления ЖКИ.


Рисунок 3.1

3.4 Счётчик адреса столбца

Счётчик адреса столбца это предустанавливаемый счётчик, который задаёт адрес столбца ОЗУ данных изображения как показано на Рисунок 3.3. Когда команда Чтения/Записи Данных Изображения поступает, счётчик увеличивается на 1. Для несуществующих адресов свыше 50h, счётчик блокируется и не увеличивается.

Счётчик адреса столбца не зависит от регистра страницы.

3.5 Регистр страницы

Этот регистр задаёт адрес страницы ОЗУ данных изображения как показано на Рисунок 3.3. Команда Установки Адреса Страницы позволяет микропроцессору доступ к новой странице ОЗУ данных изображения.

3.6 ОЗУ данных изображения

В этом ОЗУ содержится матрица данных точек изображения. Так как микропроцессор и схема драйвера ЖКИ работают независимо друг от друга, данные могут изменяться асинхронно без нежелательных эффектов изображения.

Каждый бит ОЗУ данных изображения соответствует одному биту ЖКИ:
    Вкл. ЖКИ = "1"
    Выкл. ЖКИ = "0"

Команда АЦП инвертирует назначенное соотношение между адресом столбца ОЗУ данных изображения и выходом сегмента (см. Рисунок 3.3).

3.7 Общий тактовый генератор

Эта схема генерирует общие сигналы синхронизации и кадра (FR) из базового тактового генератора (CL). Команда Выбрать Рабочий Цикл выбирает рабочий цикл 1/16 или 1/32. Рабочий цикл 1/32 получается при двухмикросхемной (ведущий-ведомый) конфигурации (единая многомикросхемная система).

3.8 Схема защёлки данных изображения

Схема защёлки данных изображения временно хранит данные, которые будут выводиться из ОЗУ данных изображения в схему управления ЖКИ в единые интервалы. Команды ВКЛ/ВЫКЛ Изображение и ВКЛ/ВЫКЛ Статическое Управление управляют защёлкнутыми данными так, что данные в ОЗУ данных изображения остаются неизменными.

3.9 Схема управления ЖКИ

Эта схема генерирует 80 наборов сигналов для мультиплексора, который генерирует четырёхуровневые сигналы для управления ЖКИ. Данные изображения в защёлке данных изображения, выход единого синхрогенератора и сигнал FR объединяются для формирования временной диаграммы управления ЖКИ.

3.10 Синхрогенератор изображения

Эта схема генерирует внутренний синхросигнал изображения из основного тактового генератора (CL) и сигнала кадра (FR).

Сигнал кадра FR побуждает схему управления ЖКИ генерировать импульсную временную диаграмму управления двойного кадра (тип B) для управления ЖКИ, причём счётчик строк и общий синхрогенератор синхронизированы с выходным сигналом FR БИС (специального общего драйвера или ведущей БИС SED1520). Это достигается тем, что сигнал FR должен иметь скважность 50% и быть синхронизованным с периодом кадра. Сигнал CL используется для тактирования счётчика строк. Для систем, в которых присутствуют и SED1520 и SED1521F, эти БИС должны иметь одинаковые тактовые частоты, подаваемые на вывод CL.

3.11 Схема генератора

Эта схема представляет собой RC-генератор, который использует единственный резистор Rf для подстройки частоты генерации. Она генерирует сигналы синхронизации изображения. SED1520 доступен в двух вариантах исполнения в зависимости от способа тактирования: первый вариант содержит внутренний генератор, а другой использует внешний. Резистор генератора Rf подключается как показано ниже. При работе БИС с генератором с внешним тактированием, необходимо подавать входной тактовый сигнал на OSC2 ведомой БИС с той же фазой как и на OSC2 ведущей БИС.


Рисунок 3.2


Рисунок 3.3 Соотношение между ячейками ОЗУ данных изображения и адресами (начальная строка изображения: 08).


Рисунок 3.4 БИС, содержащая генератор.


Рисунок 3.5 БИС, работающая с внешним тактированием.

3.12 Цепь сброса

Цепь обнаруживает передний или задний срез сигнала RES и инициализирует систему при включении питания.

Инициализация:

  • Изображение выкл.
  • Регистр начальной строки изображения: Первая строка.
  • Статическое управление выкл.
  • Счётчик адреса столбца: Адрес 0.
  • Регистр адреса страницы: Страница 0.
  • Выбрать скважность: 1/32.
  • Выбрать АЦП: Вперёд (Команда АЦП D0 = "0", флаг состояния АЦП = "1").
  • Чтение модификация запись выкл.

Входной вывод RES чувствителен к уровню для выбора режима интерфейса с микропроцессором как показано в Таблице 3.1. Для интерфейса с микропроцессорами семейства 8080 рабочим уровнем сигнала сброса на выводе RES является "H" (высокий уровень). Для интерфейса с микропроцессорами семейства 6800 рабочим уровнем сигнала сброса является "L" (низкий уровень) (См. рисунок 6.1).

Как показано в примере в главе 6.0, "Интерфейс с микропроцессором", вывод RES подключается к выводу сброса микропроцессора. Таким образом SED1520 и микропроцессор инициализируются одновременно. Если система инициализируются посредством входа RES при подаче питания, то далее она не может быть больше сброшена.

По команде Сброс выполняется инициализация (b), (d) и (e).


Рисунок 3.6 Примеры временных диаграмм управления ЖКИ.




 
Впервые? | Реклама на сайте | О проекте | Карта портала
тел. редакции: +7 (495) 514 4110. e-mail:info@eust.ru
©1998-2016 ООО Рынок Микроэлектроники