В HTML      В PDF
микроэлектроника, микросхема, микроконтроллер, память, msp430, MSP430, Atmel, Maxim, LCD, hd44780, t6963, sed1335, SED1335, mega128, avr, mega128  
  Главная страница > ЖКИ > Драйвера > SED1520

реклама

 
радиационно стойкие ПЗУ Миландр

Продажа силового и бронированного кабеля и провода в Москве

текст еще



2.0 Описание выводов

2.1 Линии питания

  • VDD
    Подключается к питанию +5В. Общее подключение с выводом питания VCC микроконтроллера.

  • VSS
    0В, подключается к системной "земле" (GND).

  • V1 – V5
    Многоуровневое питание используется для управления ЖКИ. Напряжение, определённое для каждой ячейки ЖКИ, перед подачей делится резисторами или преобразователем полного сопротивления на операционном усилителе. Каждое подаваемое напряжение должно быть основано на VDD, при этом выполняются следующие условия:
    VDD > V1 > V2 > V3 > V4 > V5

2.2 Интерфейсные сигналы системной шины

  • D7 – D0
    8-разрядная, с третьим состоянием, двунаправленная шина ввода/вывода. Обычно подключена к шине данных 8-/16-разрядного стандартного микрокомпьютера.

  • A0
    Входная линия. Обычно самый младший бит шины адреса микропроцессора подключается к этой входной линии, чтобы обеспечить выбор данных/команды.
    0 : Данные управления изображением на D0 – D7.
    1 : Данные изображения на D0 – D7.

  • RES
    Входная линия. БИС SED1520 может быть сброшена или инициализирована установкой на линии RES низкого уровня (если она взаимодействует с микропроцессором семейства 68) или высокого уровня (если с микропроцессором семейства 80). Эта операция сброса происходит, когда обнаружен переход на линии RES. Входной уровень выбирается в зависимости от типа интерфейса с микропроцессором семейства 68 или 80:
    Высокий уровень: Интерфейс с микропроцессором семейства 68.
    Низкий уровень: Интерфейс с микропроцессором семейства 80.

  • CS
    Входной сигнал выбора корпуса, который обычно формируется декодированием сигналов шины адреса. Действителен при активном "L" (низкий уровень) и микросхемой, работающей с внешним тактированием. Для микросхемы, содержащей генератор, CS работает как вход усилителя генерации к которому подсоединён резистор генерации (Rf). В этом случае сигналы RS, WR и E должны быть логически умножены (AND) на CS.

  • E (RD)
    Микросхема, взаимодействующая с микропроцессором семейства 68.
    Разрешить вход сигнала тактирования для микропроцессора семейства 68.
    Микросхема, взаимодействующая с микропроцессором семейства 80.
    Вход с действующим уровнем "L", к которому подключён сигнал RD микропроцессора семейства 80. Когда этот сигнал в "L", шина данных SED1520 работает как выход.

  • R/W (WR)
    Микросхема, взаимодействующая с микропроцессором семейства 68.
    Вход управляющего сигнала чтения/записи.
    R/W = "H" : Чтение
    R/W = "L" : Запись
    Микросхема, взаимодействующая с микропроцессором семейства 80.
    Вход с действующим уровнем "L", к которому подключён сигнал WR микропроцессора семейства 80. Сигналы на шине данных выбираются по переднему срезу WR.

2.3 Сигналы схемы управления ЖКИ

  • CL
    Входной сигнал, использующийся с микросхемой с внешним тактированием. Этот сигнал защёлки данных изображения увеличивает на единицу счётчик строки (по заднему срезу) или общий счётчик (по переднему срезу). CL подключается к CL2 общего драйвера. Для микросхемы, содержащей генератор, этот вывод работает как выход усилителя генерации, к которому подключён резистор генерации (Rf).

  • FR
    Вход/выход импульсного сигнала ЖКИ. Подключается к выводу M общего драйвера.
    Выбор входа/выхода:

    Микросхема, содержащая общие сегменты M/S = 1 : Выход
    M/S = 1 : Вход
    Микросхема, содержащая отдельные сегменты : Вход


  • SEG0 – SEG79
    Выход управления столбцом (сегмента) ЖКИ. Один из уровней VDD, V2, V3 и V5 выбирается комбинацией содержимого ОЗУ изображения и сигнала FR.

  • COM0 – COM15 (COM31 – COM16)
    Выход управления ЖКИ общей строкой. Один из уровней VDD, V1, V4 и V5 выбирается выхода общего счётчика и сигнала FR. Порядок сканирования общей строки для ведомой БИС обратный по отношению к ведущей БИС.

  • M/S (SEG79)
    Входной сигнал, который выбирает ведущую или ведомую БИС. Подключается к VDD или VSS.
        M/S = VDD : Ведущая
        M/S = VSS : Ведущая
    Выбор M/S изменяет функции выводов FR, COM0 – COM15, OSC1 (CS) и OSC2 (CL):

    M/S FR Выход COM OSC1 OSC2
    VDD Выход COM0 – COM15 Вход Выход
    VSS Вход COM31 – COM16 не исп. Вход

    * Порядок сканирования общей строки для ведомой БИС обратный по отношению к ведущей БИС.






 
Впервые? | Реклама на сайте | О проекте | Карта портала
тел. редакции: +7 (495) 514 4110. e-mail:info@eust.ru
©1998-2016 ООО Рынок Микроэлектроники