В HTML      В PDF
микроэлектроника, микросхема, микроконтроллер, память, msp430, MSP430, Atmel, Maxim, LCD, hd44780, t6963, sed1335, SED1335, mega128, avr, mega128  
  Главная страница > Интерфейсы > I2C

реклама

 
радиационно стойкие ПЗУ Миландр

Продажа силового и бронированного кабеля и провода в Москве

текст еще



13.2 10-битные форматы

Возможны различные комбинации форматов 10-битных посылок:

  • Ведущий-передатчик передает информацию ведомому-приемнику (рис 29). Направление пересылки не меняется. Когда за сигалом СТАРТ появляется начало 10-битного адреса, каждый ведомый на шине сравнивает первые семь бит первого байта со своим собственным адресом и удостоверяется, что бит направления равен “нулю”. Допустимо, чтобы более одного устройства обнаружили совпадение и сгенерировали сигнал подтверждения (А1). Все ведомые с совпавшими адресами продолжают сравнивать последующие 8 бит адреса, и только одно устройство обнаруживает совпадение и генерирует подтверждение (А2). Это устройство остается выбранным, пока ведущий не пошлет сигнал СТОП или сигнал повторного СТАРТА с другим адресом.
  • Ведущий-приемник принимает данные от ведомого-передатчика. Направление передачи меняется после второго бита направления (рис. 30). Процедура идентична вышеописанной вплоть до момента второго подтверждения (А2). Далее передается сигнал повторного СТАРТА. Выбранный ведомый помнит, что был адресован ранее. Этот ведомый сравнивает первые семь бит адреса со своим адресом, а также удостоверяется, что бит направления равен “единице”. При совпадении ведомый полагает, что он адресован как передатчик и генерирует подтверждение (А3). Ведомый-передатчик остается адресованным до прихода сигнала СТОП или сигнала повторного СТАРТА с другим адресом. После сигнала повторного СТАРТА все другие устройства также сравнивают первые семь бит со своим адресом и проверяют бит направления. Однако, ни одно из них не адресуется, так как бит направления равен “единице” (для 10-битных устройств), или такого адреса не существует (для 7-битных устройств).
  • Комбинированный формат. Ведущий передает данные ведомому, а потом читает данные с этого же ведомого (рис 31). Один ведущий занимает шину на все время пересылки. Направление пересылки меняется после второго бита направления
  • Комбинированный формат. Ведущий передает данные одному ведомому, а потом передает данные другому ведомому (рис. 32). Один ведущий занимает шину на все время пересылки
  • Комбинированный формат. 10-Битная и 7-битная адресация применяются в одной посылке (рис. 33). После каждого сигнала СТАРТ или повторный СТАРТ передается 10-битный или 7-битный адрес. Рисунок 33 показывает, как ведущий передает данные ведомому с 7-битным адресом, а потом передает данные второму ведомому с 10-битным адресом. Один ведущий занимает шину на все время пересылки.


Рисунок 29. Ведущий-передатчик адресует ведомого-приемника 10-битным адресом

  1. Адрес ведомого (первые 7 бит)
  2. Запись
  3. Адрес ведомого (второй байт)


Рисунок 30. Ведущий-приемник адресует ведомого-передатчика 10-битным адресом

  1. Адрес ведомого (первые 7 бит)
  2. Запись
  3. Адрес ведомого (второй байт)
  4. Сигнал повторный СТАРТ
  5. Адрес ведомого (первые 7 бит)
  6. Чтение
  7. Сигнал СТОП


Рисунок 31. Комбинированный формат. Ведущий адресует ведомого 10-битным адресом, потом передает ему данные и принимает из него данные.

  1. Адрес ведомого (первые 7 бит)
  2. Запись
  3. Адрес ведомого (второй байт)
  4. Данные
  5. Сигнал повторный СТАРТ
  6. Чтение
  7. Сигнал СТОП


Рисунок 32. Комбинированный формат. Ведущий передает данные двум ведомым, оба 10-битные

  1. Адрес ведомого (первые 7 бит)
  2. Запись
  3. Адрес ведомого (второй байт)
  4. Данные
  5. Сигнал повторный СТАРТ
  6. Сигнал СТОП


Рисунок 33. Комбинированный формат. Ведущий передает данные двум ведомым, один из них 7-битный, второй - 10-битный

  1. Сигнал СТАРТ
  2. 7-битный адрес ведомого
  3. Запись
  4. Данные
  5. Сигнал повторный СТАРТ
  6. Адрес ведомого (первые 7 бит)
  7. Адрес ведомого (второй байт)
  8. Сигнал СТОП

ПРИМЕЧАНИЯ:

  1. Комбинированные форматы могут быть использованы, например, для управления последовательной памятью. Во время первого байта данных можно передавать адрес в памяти, который записывается во внутреннюю защелку. После повторения сигнала СТАРТа и адреса ведомого выдаются данные из памяти.
  2. Все решения об авто-инкременте или декременте адреса, к которому произошел предыдущий доступ, принимаются конструктором устройства
  3. Каждый байт завершается битом подтверждения, обозначенным А или А^ на рисунках
  4. I2C-совместимые устройства должны сбрасывать логику шины при получении сигнала СТАРТ или повторный СТАРТ и подготавливаться к приему адреса.
<-- Предыдущая страница Оглавление Следующая страница -->





 
Впервые? | Реклама на сайте | О проекте | Карта портала
тел. редакции: +7 (495) 514 4110. e-mail:info@eust.ru
©1998-2016 ООО Рынок Микроэлектроники