В HTML      В PDF
микроэлектроника, микросхема, микроконтроллер, память, msp430, MSP430, Atmel, Maxim, LCD, hd44780, t6963, sed1335, SED1335, mega128, avr, mega128  
  Главная страница > Компоненты > Xilinx

реклама

 
радиационно стойкие ПЗУ Миландр

Продажа силового и бронированного кабеля и провода в Москве

текст еще



Семейство Spartan-3/3L

1.2В серия семейства ПЛИС с архитектурой FPGA (Field-Programmable Gate Arrays) Spartan™-3 специально разработана для использования в электронных устройствах, рассчитанных на большие тиражи и невысокую стоимость комплектующих.

В таблице представлены 8 кристаллов , отличающихся логической ёмкостью, при этом минимальный по ёмкости кристалл содержит 50 тыс. эквивалентных системных вентилей, а максимальный - 5 млн.

Основные особенности семейства Spartan-3

  • второе поколение ПЛИС, способных заменить ASIC:
    - емкость достигает 15 552 логических ячеек и 600 000 системных вентилей;
    - свойства, основанные на архитектуре Virtex-E;
    - неограниченное перепрограммирование в системе;
    - низкая стоимость;
  • иерархическая система элементов памяти:
    - на базе 4-х входовых таблиц преобразования (4-LUT – Look-Up Table) конфигурируемых либо как 16-битовое ОЗУ, либо как 16-битовый сдвиговый регистр;
    - встроенная блочная память, каждый блок конфигурируется как синхронное двухпортовое ОЗУ ёмкостью 4 кбит;
    - быстрые интерфейсы к внешнему высокопроизводительному ОЗУ;
  • полная совместимость с 3,3 В шиной PCI, 66 МГц, 64 бита;
  • сегментированная архитектура линий связи;
  • специальная логика ускоренного переноса для высокоскоростных арифметических операций;
  • специальная поддержка умножителей;
  • каскадируемые цепочки для функций с большим количеством входов;
  • многочисленные регистры/защелки с разрешением тактирования и синхронные/асинхронные цепи установки и сброса;
  • 4 встроенных модуля автоподстройки задержек (DLL - delay-locked loop) для расширенного управления тактовыми сигналами как внутри ПЛИС, так и всего устройства;
  • 4 глобальные сети распределения тактовых сигналов с малыми разбегами фронтов плюс 24 локальные тактовые сети;
  • логика периферийного сканирования в соответствии со стандартом IEEE 1149.1;
  • совместимость по выводам кристаллов разной ёмкости в одинаковых корпусах;
  • поддержка 19 высокопроизводительных сигнальных стандартов ввода-вывода, среди которых:
    - LVTTL, LVCMOS, HSTL, SSTL, AGP, CTT, GTL - однополюсные;
    - LVDS и LVPECL - дифференциальные;
  • до 205 дифференциальных пар ввода-вывода, которые могут быть входными, выходными или двунаправленными;
  • проектирование осуществляется пакетом программного обеспечения ISE (Integrated Software Environment), работающими на ПК или рабочей станции:
    - полностью автоматизированное проектирование, размещение и трассировка;
    - обширная IP-библиотека, включающая в себя функции DSP и программируемого процессора.
  Логических ячеек Системных вентилей Матрица КЛБ Блочная ОЗУ, бит Максимум пользовательских блоков ввода-вывода Дифференциальные пары ввода-вывода, макс.
XC2S50E 1 728 50 000 16x24 32 182 83
XC2S100E 2 700 100 000 20x30 40 202 86
XC2S150E 3 888 150 000 24x36 48 265 114
XC2S200E 5 292 200 000 28x42 56 289 120
XC2S300E 6 912 300 000 32x48 64 329 120
XC2S400E 10 800 400 000 40x60 160 410 172
XC2S600E 15 552 600 000 48x72 288 514 205

Документация:

  1720 Kb Engl Полное описание ПЛИС семейства Spartan-3
  208 Kb Engl Полное описание ПЛИС семейства Spartan-3L
    Найти поставщиков вы можете перейдя по ссылке Каталог фирм микроэлектроники

поставщики электронных компонентов






 
Впервые? | Реклама на сайте | О проекте | Карта портала
тел. редакции: +7 (495) 514 4110. e-mail:info@eust.ru
©1998-2016 ООО Рынок Микроэлектроники