Поиск по сайту:

 


По базе:  

микроэлектроника, микросхема, микроконтроллер, память, msp430, MSP430, Atmel, Maxim, LCD, hd44780, t6963, sed1335, SED1335, mega128, avr, mega128  
  Главная страница > Компоненты > Xilinx

реклама

 




Мероприятия:




Семейство Spartan-II

Spartan-II семейство ПЛИС Xilinx с емкостью от 15 до 200 тысяч системных вентилей и с системной частотой 200 МГц. По архитектуре очень похожи на МС серии Virtex.

Основные особенности семейства Spartan-II

  • высокопроизводительные, программируемые пользователем логические интегральные схемы с архитектурой FPGA (Field Programmable Gate Arrays):
    - емкость от 15 до 200 тыс. системных вентилей;
    - системная производительность до 200 МГц;
    - совместимость с шиной PCI 66 МГц;
    - поддержка функции «горячей замены» для Compact PCI;
    - поддержка большинства стандартов ввода-вывода (технология SelectIO™) - 16 высокопроизводительных стандартов ввода-вывода;
    - прямое подключение к ZBTRAM-устройствам;
    - недорогие корпуса;
    - совместимость по выводам кристаллов разной ёмкости в одинаковых корпусах;
  • встроенные цепи управления тактированием:
    - 4 встроенных модуля автоподстройки задержек (DLL - delay-locked loop) для расширенного управления тактовыми сигналами как внутри ПЛИС, так и всего устройства;
    - 4 глобальные сети распределения тактовых сигналов с малыми разбегами фронтов плюс 24 локальные тактовые сети;
  • иерархическая система элементов памяти:
    - на базе 4-х входовых таблиц преобразования (4-LUT – Look-Up Table) конфигурируемых либо как 16-битовое ОЗУ, либо как 16-битовый сдвиговый регистр;
    - встроенная блочная память, каждый блок конфигурируется как синхронное двухпортовое ОЗУ ёмкостью 4 кбит;
    - быстрые интерфейсы к внешнему высокопроизводительному ОЗУ;
  • гибкая архитектура с балансом быстродействия и плотности упаковки логики:
    - специальная логика ускоренного переноса для высокоскоростных арифметических операций;
    - специальная поддержка умножителей;
    - каскадируемые цепочки для функций с большим количеством входов;
    - многочисленные регистры/защелки с разрешением тактирования и синхронные/асинхронные цепи установки и сброса;
    - внутренние шины с тремя состояниями;
    - логика периферийного сканирования в соответствии со стандартом IEEE 1149.1;
  • проектирование осуществляется пакетом программного обеспечения ISE (Integrated Software Environment), работающим на ПК или рабочей станции:
    - ISE WebPack (бесплатная конфигурация пакета);
    - ISE BaseX;
    - ISE Foundation;
    - ISE Alliance;
  • конфигурационный файл хранится во внешнем ПЗУ и загружается в ПЛИС после включения питания автоматически или принудительно:
    - неограниченное число циклов загрузки;
    - 4 режима загрузки;
  • производятся по гибридной технологии 0,18-мкм/0,22-мкм КМОП-технологии с 6-слойной металлизацией на основе статического ОЗУ (SRAM);
  • 100%-ное фабричное тестирование.
  Логических ячеек Системных вентилей Матрица КЛБ Блочная ОЗУ, бит Максимум пользовательских блоков ввода-вывода
XC2S15 432 15 000 8x12 16 384 86
XC2S30 972 30 000 12x18 24 576 132
XC2S50 1 728 50 000 16x24 32 768 176
XC2S100 2 700 100 000 20x30 40 960 196
XC2S150 3 888 150 000 24x36 49 152 260
XC2S200 5 282 200 000 28x42 57 344 284

Документация:

  777 Kb Engl Полное описание ПЛИС семейства Spartan-II
  715 Kb RUS Полное описание ПЛИС семейства Spartan-II
    Найти поставщиков вы можете перейдя по ссылке Каталог фирм микроэлектроники

поставщики электронных компонентов






 
Впервые? | Реклама на сайте | О проекте | Карта портала
тел. редакции: +7 (995) 900 6254. e-mail:info@eust.ru
©1998-2023 Рынок Микроэлектроники