TMS320C6711D

Цифровые процессоры для обработки сигналов с плавающей точкой

Отличительные особенности:

• ЦПОС TMS320C6711D с плавающей точкой, обладающий превосходным отношением цена-качество
  • Восемь 32-разрядных инструкций/цикл
  • Длительность цикла инструкции 6, 5, 4 нс
  • Частота синхронизации 167, 200, 250 МГц
  • 1, 1.2, 1.5 млрд. операций с плавающей точкой в секунду
  • Совместимость по расположению выводов с ЦПОС с фиксированной точкой TMS320C6201
• Ядро ЦПУ C67x с архитектурой VelociTI усовершенствованного очень длинного слова инструкции (VLIW)
  • Восемь независимых функциональных блоков:
    • Четыре АЛУ (плавающая и фиксированная точка)
    • Два АЛУ (фиксированная точка)
    • Два умножающих устройства (плавающая и фиксированная точка)
  • Архитектура чтения-записи с 32 32-разрядными регистрами общего назначения
  • Упаковка инструкции снижает размер кода
  • Все инструкции условия
• Особенности набора инструкций
  • Аппаратная поддержка IEEE-инструкций одиночной и двойной точности
  • Байт-адресуемые (8-, 16-, 32-разр. данные)
  • 8-разрядная защита от переполнения
  • Насыщение
  • Извлечение битового поля, установка, сброс
  • Счет бит
  • Нормализация
• Архитектура памяти L1/L2
  • Кэш-память программ L1P размером 32 кбит (4 кбайт) (табличный доступ)
  • Кэш-память данных L1D размером 32 кбит (4 кбайт) (2-путевой ассоциативный доступ)
  • 512 кбит (64 кбайт) унифицированного ОЗУ/кэш-памяти L2 (гибкое расположение памяти программ/данных)
• Конфигурация устройства
  • Загрузочный режим: HPI, 8-, 16-, 32-разр. загрузочное ПЗУ
  • Прямой (Little Endian) и обратный (Big Endian) порядок следования байт
• Контроллер расширенного прямого доступа к памяти (EDMA) (16 раздельных каналов)
• 32-разрядный интерфейс внешней памяти (EMIF)
  • Непосредственное подключение к асинхронной памяти: стат. ОЗУ и ЭСППЗУ
  • Непосредственное подключение к синхронной памяти: SDRAM и SBSRAM
  • 256 Мбайт общего адресуемого пространства внешней памяти
• 16-разрядный интерфейс хост-порта (HPI)
• Два многоканальных буферизованных последовательных порта (McBSP)
  • Непосредственное подключение к ИС формирования кадра T1/E1, MVIP, SCSA
  • Совместимость с ST-Bus-Switching
  • До 256 каналов в каждом
  • Совместимость с AC97
  • Совместимость с последовательным интерфейсом SPI (Motorola)
• Два 32-разрядных таймера общего назначения
• Модуль тактового генератора с конфигурируемой схемой ФАПЧ
• Специализированный модуль ввода-вывода общего назначения с 5 выводами
• Граничное сканирование в соответствии с IEEE-1149.1 (JTAG)
• 272-выводной корпус с матричным расположением сферических выводов (BGA) (суффикс GDP и ZDP)
• Технология 0.13 мкм с 6-уровневой медной металлизацией
  • КМОП-технология
• 3.3В-ый ввод-вывод, внутреннее питание 1.4В (-250)
• 3.3В-ый ввод-вывод, внутреннее питание 1.2В

Структурная схема:

Расположение выводов:

Общее описание:

ЦПОС TMS320C67x (в т.ч. TMS320C6711, TMS320C6711B, TMS320C6711C, TMS320C6711D) представляют семейство ЦПОС с плавающей запятой в составе платформы TMS320C6000. C6711, C6711B, C6711C и C6711D выполнены на основе высокопроизводительной, усовершенствованной архитектуры VelociTI очень длинного слова инструкции (VLIW), которая разработана Texas Instruments и делает данные ЦПОС превосходным выбором для применения в многоканальных и многофункциональных приложениях.

На тактовой частоте 200..250 МГц C6711D достигает производительности 1,2…1,5 млрд. операций с плавающей точкой в секунду, что делает его эффективным инструментом для решения сложных задач цифровой обработки. ЦПОС C6711D обладает операционной гибкостью высокопроизводительных контроллеров и вычислительными способностями матричных процессоров. Данный процессор содержит 32 32-разрядных регистра общего назначения и восемь раздельных функциональных блоков. В состав 8 функциональных блоков входят: четыре АЛУ с плавающей/фиксированной точкой, два АЛУ с фиксированной точкой и два умножающих устройства с плавающей/фиксированной точкой. C6711D может выполнить за один цикл два умножения-накопления (MAC) с общей производительностью 400 миллионов MAC в секунду (MMAC).

ЦПОС C6711D также содержит специфическую аппаратную логику, встроенную память и дополнительные периферийные устройства.

C6711D использует двухуровневую архитектуру кэш-памяти и интегрирует мощный и разнообразный набор периферийных устройств. Кэш-память программ 1 уровня (L1P) имеет размер 32 кбит и табличную организацию, а кэш-память данных данных 1 уровня (L1D) имеет размер 32 кбит и двухпутевой ассоциативный доступ. Кэш-память 2 уровня (L2) состоит из пространства памяти размером 512 кбит, которое совместно используется пространствами памяти программ и данных. Память L2 может конфигурироваться как табличная память, кэш-память или как сочетание двух. В состав периферийных устройств входят многоканальные буферизованные последовательные порты (McBSP), два таймера общего назначения, интерфейс хост-порта (HPI) и интерфейс внешней памяти (EMIF) для непосредственного подключения SDRAM, SBSRAM и асинхронной памяти.

C6711D поддерживается полным набором средств для проектирования, в т.ч.: новый Си-компилятор, оптимизатор ассемблирования для упрощения программирования и планирования, а также Windows-интерфейс отладчика для визуализации выполнения исходного кода.

Документация:

1516 kB Engl Полное описание микросхем

---

---

Главная - Микросхемы - DOC - ЖКИ - Источники питания - Электромеханика - Интерфейсы - Программы - Применения - Статьи