В HTML      В PDF
микроэлектроника, микросхема, микроконтроллер, память, msp430, MSP430, Atmel, Maxim, LCD, hd44780, t6963, sed1335, SED1335, mega128, avr, mega128  
  Главная страница > Компоненты >Texas Instruments > DSP > TMS320С64x™

реклама

 
радиационно стойкие ПЗУ Миландр

Продажа силового и бронированного кабеля и провода в Москве

текст еще



TMS320C6455

Цифровые процессоры для обработки сигналов с фиксированной точкой

Отличительные особенности:

  • Высокопроизводительный ЦПОС с фиксированной точкой (C6455)
    • длительность цикла инструкции 1.39, 1.17, 1 нс
    • Тактовая частота 720, 850 МГц и 1 ГГц
    • Восемь 32-разрядных инструкций/цикл
    • 5760, 6800, 8000 миллионов инструкций в секунду
    • 5760, 6800, 8000 миллионов умножений-накоплений в секунду (16 разр.)
    • Коммерческий температурный диапазон [0°C...+90°C]
  • Ядро ЦПОС TMS320C64x+
    • Специализированная инструкция SPLOOP
    • Компактные инструкции (32-/16-разр.)
    • Расширения набора инструкций
    • Обработка исключений
  • Архитектура TMS320C64x+ мегамодульной памяти L1/L2
    • Кэш-память программ L1P размером 256 кбит (32 кбайт) (табличная организация)
    • Кэш-память данных L1D размером 256 кбит (32 кбайт) (2-путевой ассоциативный набор)
    • Объединенное ОЗУ/кэш-память L2 размером 16Мбит (2048 кбайт) (гибкое расположение ОЗУ/кэш-памяти)
    • Счетчик отметок времени
  • Расширенный сопроцессор дешифратора Viterbi (VCP2)
    • Поддержка до 694 AMR 7.95 кбит/сек
    • Программируемые параметры кода
  • Расширенный сопроцессор турбодешифратора (TCP2)
    • Поддержка до восьми 2 Мбит/сек 3GPP (6 итераций)
    • Программируемые параметры турбокода и параметры дешифрации
  • Поддержка прямого (Little Endian) и обратного (Big Endian) порядка байта
  • 64-разрядный/133 МГц-ый интерфейс внешней памяти
    • Непосредственное подключение к асинхронной памяти (статическое ОЗУ, флэш-память и ЭСППЗУ) и синхронной памяти (SBSRAM и ZBT SRAM)
    • Поддержка подключения к стандартным синхронным устройствам и специализированной логике (FPGA, CPLD, ASIC)
    • Общее адресуемое пространство внешней памяти 32 Мбайт
  • 32-разрядный контроллер памяти DDR2 (DDR2-500 SDRAM)
  • Контроллер EDMA (64 независимых канала)
  • Четыре 1x последовательных канала RapidIO (или один 4x), совместимый с требованиями версии 1.2
    • Скорости передачи 1.25-, 2.5-, 3.125 Гбит/сек
    • Передача сообщений, поддержка DirectIO, расширения для управления обработкой ошибок и управления загрузкой канала
    • Ввод-вывод, совместимый с IEEE 1149.6
  • 32-/16-разр. интерфейс хост-порта (HPI)
  • 32-разр./66 МГц/3.3В-ый ведущий/подчиненный интерфейс PCI, соответствующий требованиям PCI 2.3
  • Одна шина I2C
  • Два многоканальных буферизованных последовательных порта (McBSP)
  • Контроллер ?10/100/1000 Мбит/сек Ethernet MAC (EMAC)
    • Совместимость с IEEE 802.3
    • Поддержка нескольких медиа-независимых интерфейсов (MII, GMII, RMII и RGMII)
    • 8 раздельных каналов передачи (TX) и 8 раздельных каналов приема (RX)
  • Два 64-разрядных таймера общего назначения, которые могут работать как четыре 32-разрядных таймера
  • Универсальный интерфейс тестирования и работы для ATM (UTOPIA)
    • Подчиненный ATM-контроллер 2 уровня UTOPIA
    • 8-разрядный прием и передача на частоте до 50МГц в одном направлении
    • Определяемый пользователем формат ячейки до 64 байт
  • 16 линий ввода-вывода общего назначения
  • Системная ФАПЧ и контроллер ФАПЧ
  • Дополнительная ФАПЧ и контроллер ФАПЧ для EMAC и контроллера памяти DDR2
  • Граничное сканирование в соответствии с ?IEEE-1149.1 (JTAG)
  • 697-выводной корпус с матричным расположением сферических выводов (BGA) (суффикс ZTZ), шаг выводов 0.8 мм
  • КМОП-технология ?0.09 мкм с 7-уровневой медной металлизацией
  • 3.3-, 1.8-, 1.5-, 1.2-В-ый ввод-вывод, внутреннее питание 1.2В

Структурная схема:

Структурная схема TMS320C6455

Расположение выводов:

Расположение выводов TMS320C6455

Общее описание:

ЦПОС TMS320C64x+ (в т.ч. TMS320C6455) - самые высокопроизводительные ЦПОС с фиксированной точкой на основе платформы TMS320C6000. C6455 выполнен на базе архитектуры третьего поколения VelociTI с поддержкой очень длинных слов инструкции (VLIW), которая разработана Texas Instruments и делает данный ЦПОС идеальным выбором для применения в видео и телекоммуникационном оборудовании, системах обработки изображений, медицинских приложениях и системах для организации видеоконференций. ЦПОС C64x+ совместимы снизу вверх по программному коду с предшественниками, выполненных на основе платформы ЦПОС C6000.

Процессор изготавливается по технологии 90 нм и на тактовой частоте 1 ГГц обеспечивает производительность 8000 миллионов инструкций в секунду [или 8 млрд. 16-разр. умножений-накоплений в секунду], что делает C6455 выгодным инструментарием для решения сложных задач цифровой обработки. C6455 обладает операционной гибкостью высокопроизводительных контроллеров и вычислительными возможностями матричных процессоров.

Ядро ЦПОС C64x+ состоит из 8 функциональных блоков, двух регистровых файлов и двух каналов данных. По аналогии с другими ЦПОС C6000, два из восьми функциональных блоков являются умножающими устройствами или блоками ".M". Каждый блок .M у C64x+ удваивает производительность умножения по сравнению с ядром C64x, которое выполняет четыре умножения-накопления 16 x 16 за цикл синхронизации. Таким образом, C64x+ обеспечивает выполнение восьми умножений-накоплений 16 х 16 за один цикл синхронизации. Если используется тактовая частота 1 ГГц, то это означает производительность 8 млрд. 16-разр. умножений-накоплений в секунду. Кроме того, каждое умножающее устройство ядра C64x+ может вычислить одно умножение-накопление в формате 32 x 32 или четыре умножения-накопления в формате 8 х 8 за цикл синхронизации.

C6455 содержит последовательный интерфейс RapidIO. Данное высокопроизводительное устройство существенно улучшает системные рабочие характеристики и снижает стоимость системы в приложениях, где требуется установка на плате нескольких ЦПОС, например, видео или телекоммуникационное оборудование, медицинское оборудование или системы обработки изображений.

ЦПОС C6455 интегрирует большое количество памяти, которая организована как двухуровневая система. Память программ и память данных 1 уровня (L1) имеет размер 32 кбайт. Данная память может конфигурироваться как табличное ОЗУ, кэш-память или некоторая комбинация двух. В режиме кэш-памяти память программ L1 (L1P) является кэш-памятью с табличным доступом (direct mapped cache), а память данных L1 (L1D) - кэш-памятью с 2-путевым ассоциативным доступом. Память 2 уровня (L2) совместно используется в качестве памяти программ и данных с общим размером 2 Мбайт. Память L2 может также функционировать, как табличное ОЗУ, кэш-память или некоторое сочетание двух. Мегамодуль C64x+ также содержит 32-разрядный конфигурационный порт, контроллер внутреннего ПДП, системные компоненты для управления сбросом/загрузкой, управление прерываниями/исключениями, управление снижением мощности и 32-разрядный таймер.

В состав периферийных устройств также входят: шинный модуль I2C; два многоканальных буферизованных последовательных порта (McBSP); 8-разрядный подчиненный порт UTOPIA; два 64-разрядных таймера общего назначения (могут работать как четыре 32-разрядных таймера); конфигурируемый пользователем 16- или 32-разрядный интерфейс хост-порта (HPI16/HPI32); интерфейс PCI; 16-выводной порт ввода-вывода общего назначения (GPIO) с программируемыми режимами генерации прерываний/событий; контроллер медиа-доступа 10/100/1000 Ethernet (EMAC), который является эффективным интерфейсом между ядром процессора C6455 и сетью; модуль управления вводом-выводом данных (MDIO) (являются частью EMAC), который непрерывно опрашивает все 32 адреса MDIO в целях перебора всех физических устройств в системе; интерфейс внешней памяти (64-разр. EMIFA) для непосредственного подключения к синхронной и асинхронной памяти; а также 32-разрядный интерфейс DDR2 SDRAM.

Порты I2C позволяют C6455 легко управлять периферийными устройствами и установить связь с хост-процессором. Кроме того, стандартный многоканальный буферизованный последовательный порт (McBSP) может использоваться для связи с периферийными устройствами, содержащими последовательный интерфейс SPI.

C6455 содержит два высокопроизводительных сопроцессора [расширенный сопроцессор дешифратора Viterbi (VCP2) и расширенный сопроцессор турбодешифратора (TCP2)], которые позволяют существенно ускорить дешифрацию канала. VCP2 работает на тактовой частоте ЦПУ поделенной на 3 и может декодировать до 694 адаптивных многоскоростных (AMR) голосовых каналов со скоростью 7.95 кбит/сек [K = 9, R = 1/3]. VCP2 поддерживает фиксированные длины K = 5, 6, 7, 8, 9, скорости R = 3/4, 1/2, 1/3, 1/4, а также гибкие полиномы, при этом, генерируя результат программного или аппаратно. TCP2 работает на частоте ЦПУ, поделенной на 3, и может декодировать до 50 каналов со скоростью 384 кбит/сек или до 8 турбокодированных каналов со скоростью 2 Мбит/сек (допуская 6 итераций). TCP2 реализует алгоритм "max*log-map" и разработан для поддержки всех полиномов и скоростей, требуемых 3GPP и 3GPP2, а также для полного программирования длины посылки и турбо временного уплотнителя. Параметры декодирования, такие как количество итераций и критерий останова, также программируются. Связь между VCP2/TCP2 и ЦПУ организована посредством контроллера EDMA.

C6455 поддерживается полным набором средств для проектирования, в т.ч. новый Си-компилятор, оптимизатор ассемблирования для упрощения программирования и распределения процессорного времени, а также Windows-интерфейс отладчика для наглядности выполнения исходного кода.

Документация:

  1646 kB Engl Полное описание микросхем
    Получить консультации и преобрести компоненты вы сможете у официальных поставщиков фирмы Texas Instruments,

поставщики электронных компонентов






 
Впервые? | Реклама на сайте | О проекте | Карта портала
тел. редакции: +7 (495) 514 4110. e-mail:info@eust.ru
©1998-2016 ООО Рынок Микроэлектроники