В HTML      В PDF
микроэлектроника, микросхема, микроконтроллер, память, msp430, MSP430, Atmel, Maxim, LCD, hd44780, t6963, sed1335, SED1335, mega128, avr, mega128  
  Главная страница > Компоненты >Texas Instruments > DSP > TMS320С64x™

реклама

 
радиационно стойкие ПЗУ Миландр

Продажа силового и бронированного кабеля и провода в Москве

текст еще



TMS320C6414, TMS320C6415, TMS320C6416

Цифровые процессоры для обработки сигналов с фиксированной точкой

Отличительные особенности:

  • ЦПОС с фиксированной точкой и самой высокой производительностью
    • Длительность цикла инструкции 2, 1.67, 1.39 нс
    • Частота синхронизации 500, 600, 720 МГц
    • Восемь 32-разрядных инструкций/цикл
    • 28 операций/цикл
    • Производительность 4000, 4800, 5760 миллионов инструкций в секунду
    • Полная программная совместимость с C62x
    • C6414/15/16 совместимы по расположению выводов
  • Расширения VelociTI.2 для VelociTI усовершенствованного очень длинного слова инструкции (VLIW) ядра ЦПОС TMS320C64x
    • Восемь независимых функциональных блоков с расширениями VelociTI.2
      • Шесть АЛУ (32-/40-разр.), каждый выполняет одну 32-разр., две 16-разр. или четыре 8-разр. арифметических операции за период синхронизации
      • Два умножающих устройства выполняют четыре умножения 16 x 16 (32-разр. результат) за период синхронизации или восемь умножений 8 x 8 (16-разр. результат) за период синхронизации
    • Архитектура чтении-записи с поддержкой неприсоединения
    • 64 32-разрядных регистра общего назначения
    • Упаковка инструкций уменьшает размер кода
    • Все инструкции условия
  • Особенности набора инструкций
    • Байт-адресуемые (8-/16-/32-/64-разр. данные)
    • 8-разрядная защита от переполнения
    • Извлечение битового поля, установка, сброс
    • Нормализация, насыщение, счет бит
    • Повышенная ортогональность VelociTI.2™
  • Сопроцессор дешифратора Viterbi (VCP) [C6416]
    • Поддержка до 600 AMR 7.95 кбит/сек
    • Программируемые параметры кода
  • Сопроцессор турбодешифратора (TCP) [C6416]
    • Поддержка до семи 2 Мбит/сек или 43 384 кбит/сек 3GPP (6 итераций)
    • Программируемые параметры турбокода и параметры дешифрации
  • Архитектура памяти L1/L2
    • Кэш-память программ L1P размером 128 кбит (16 кбайт) (табличная организация)
    • Кэш-память данных L1D размером 128 кбит (16 кбайт) (2-путевой ассоциативный набор)
    • Объединенное ОЗУ/кэш-память L2 размером 8Мбит (1024 кбайт) (гибкое расположение ОЗУ/кэш-памяти)
  • Два интерфейса внешней памяти (EMIF)
    • Один 64-разрядный (EMIFA), один 16-разр. (EMIFB)
    • Непосредственное подключение асинхронной памяти (статические ОЗУ и ЭППЗУ) и синхронной памяти (SDRAM, SBSRAM, ZBT SRAM и FIFO)
    • 1280 Мбайт общего адресуемого пространства внешней памяти
  • Контроллер расширенного доступа к памяти (EDMA) (64 раздельных канала)
  • Интерфейс хост-порта (HPI)
    • Конфигурируемая пользователем разрядность шины (32-/16-разр.)
  • Ведущий/подчиненный интерфейс PCI (32-разр., 33 МГц, 3.3В), отвечающий требованиям PCI 2.2 [C6415/C6416]
    • Три адресных регистра шины PCI:
      • Память с возможностью предварительной выборки
      • Ввод-вывод памяти без предварительной выборки
    • Интерфейс 4-проводного последовательного ЭСППЗУ
    • Запрос на прерывание PCI под программным управлением ЦПОС
    • Прерывание ЦПОС через цикл ввода-вывода PCI
  • Три многоканальных буферизованных последовательных порта
    • Непосредственное подключение к фреймерам T1/E1, MVIP, SCSA
    • До 256 каналов в каждом
    • Коммутация ST-Bus, совместимость с AC97
    • Совместимость с последовательным интерфейсом SPI (Motorola)
  • Три 32-разрядных таймера общего назначения
  • Универсальный интерфейс тестирования и работы для ATM (UTOPIA) [C6415/C6416]
    • Подчиненный ATM-контроллер 2 уровня UTOPIA
    • 8-разрядный прием и передача на частоте до 50МГц в одном направлении
    • Определяемый пользователем формат ячейки до 64 байт
  • 16 линий ввода-вывода общего назначения
  • Конфигурируемый тактовый генератор с ФАПЧ
  • Встроенный основной генератор
  • Граничное сканирование в соответствии с IEEE-1149.1 (JTAG)
  • 532-выводной корпус с матричным расположением сферических выводов (BGA) (суффиксы GLZ, ZLZ и CLZ), шаг выводов 0.8 мм
  • КМОП-технология 0.13 мкм с 6-уровневой металлизацией
  • 3.3В-ый ввод-вывод, внутренний источник 1.2/1.25В (500 МГц)
  • 3.3В-ый ввод-вывод, внутренний источник 1.4В (600 и 720 МГц)

Структурная схема:

Структурная схема TMS320C6414, TMS320C6415 и TMS320C6416

Расположение выводов:

Расположение выводов TMS320C6414, TMS320C6415 и TMS320C6416

Общее описание:

TMS320C64x (в т.ч. TMS320C6414, TMS320C6415 и TMS320C6416) - поколение наиболее производительных ЦПОС, выполненных на платформе TMS320C6000. ЦПОС TMS320C64x выполнены на основе высокопроизводительной архитектуры VelociTI второго поколения (VelociTI.2) с поддержкой очень длинных слов инструкций (VLIW), которая разработана Texas Instruments (TI) и делает данные ЦПОС превосходным выбором для применения в многоканальных и многофункциональных приложениях. C64x - совместимый по программному коду представитель платформы ЦПОС C6000.

На тактовой частоте 720 МГц C64х развивают производительность 4000 миллионов инструкций в секунду, что делает их выгодным инструментом для решения самых сложных задач по обработке сигналов. ЦПОС C64х обладают операционной гибкостью высокопроизводительных контроллеров и вычислительными возможностями матричных процессоров. Ядро ЦПОС C64x содержит 64 32-разрядных регистра общего назначения и 8 отдельных функциональных блоков (два умножающих устройства с формированием 32-разрядного результата и шесть блоков арифметико-логических устройств (АЛУ)) с расширениями VelociTI.2. Расширения VelociTI.2 в 8 функциональных блоках поддерживают новые инструкции для ускорения характеристик обработки и увеличения параллелизма архитектуры VelociTI. C64х может выполнить четыре 16-разрядных умножения-накопления (MAC) за один цикл с общей производительностью 2880 миллионов MAC в секунду (MMAC) или восемь 8-разрядных MAC за цикл с общей производительностью 5760 MMAC. ЦПОС C64x также содержат специфическую аппаратную логику, встроенную память и дополнительные периферийные устройства, аналогичные используемым в ЦПОС C6000.

C6416 содержат два высокопроизводительных сопроцессора [сопроцессор дешифратора Viterbi (VCP) и сопроцессор турбодешифратора (TCP)], которые позволяют существенно ускорить дешифрацию канала. VCP работает на тактовой частоте ЦПУ поделенной на 4 и может декодировать до 600 адаптивных многоскоростных (AMR) голосовых каналов со скоростью 7.95 кбит/сек [K = 9, R = 1/3]. VCP поддерживает фиксированные длины K = 5, 6, 7, 8, 9, скорости R = 1/2, 1/3, 1/4, а также гибкие полиномы, при этом, генерируя результат программного или аппаратно. TCP работает на частоте ЦПУ, поделенной на 2, и может декодировать до 43 каналов со скоростью 384 кбит/сек или до 7 турбокодированных каналов со скоростью 2 Мбит/сек (допуская 6 итераций). TCP реализует алгоритм "max*log-map" и разработан для поддержки всех полиномов и скоростей, требуемых 3GPP и 3GPP2, а также для полного программирования длины посылки и турбо временного уплотнителя. Параметры декодирования, такие как количество итераций и критерий останова, также программируются. Связь между VCP/TCP и ЦПУ организована посредством контроллера EDMA.

C64х используют двухуровневую организацию кэш-памяти и интегрируют мощный и разнообразный набор периферийных устройств. Кэш-память программ 1 уровня (L1P) является табличной кэш-памятью размером 128 кбит, а кэш-память данных 1 уровня (L1D) - 128 кбит кэш-памяти с 2-путевым ассоциативным доступом. Кэш-память 2 уровня (L2) состоит из пространства памяти 8 Мбит, которое используется для хранения программы и данных. Память L2 может конфигурироваться как табличная память или как сочетание кэш-памяти (до 256 кбайт) и табличной памяти. В состав периферийных устройств входят: три буферизированных многоканальных последовательных порта (McBSP); 8-разрядный подчиненный порт UTOPIA (только у C6415/C6416); три 32-разрядных таймера общего назначения; конфигурируемый пользователем 16-разрядный или 32-разрядный интерфейс хост-порта (HPI16/HPI32); интерфейс PCI [только у C6415/C6416]; порт ввода-вывода общего назначения с 16 линиями ввода-вывода; а также два интерфейса для непосредственного подключения к внешней памяти (64-разр. EMIFA и 16-разр. EMIFB), каждый из которых может подключаться к синхронной или асинхронной памяти, а также периферийным устройствам.

C64х поддерживаются полным набором средств для проектирования, в т.ч. усовершенствованный Си-компилятор, оптимизатор ассемблирования для упрощения программирования и распределения процессорного времени, а также Windows-интерфейс отладчика для наглядности выполнения исходного кода.

Документация:

  2288 kB Engl Полное описание микросхем
    Получить консультации и преобрести компоненты вы сможете у официальных поставщиков фирмы Texas Instruments,

поставщики электронных компонентов






 
Впервые? | Реклама на сайте | О проекте | Карта портала
тел. редакции: +7 (495) 514 4110. e-mail:info@eust.ru
©1998-2016 ООО Рынок Микроэлектроники