В HTML      В PDF
микроэлектроника, микросхема, микроконтроллер, память, msp430, MSP430, Atmel, Maxim, LCD, hd44780, t6963, sed1335, SED1335, mega128, avr, mega128  
  Главная страница > Компоненты >Texas Instruments > DSP > TMS320С55x™

реклама

 
радиационно стойкие ПЗУ Миландр

Продажа силового и бронированного кабеля и провода в Москве

текст еще



TMS320VC5501

Цифровые сигнальные процессоры

Отличительные особенности:

  • " Высокопроизводительное ядро для операций с фиксированной точкой с низким энергопотреблением TMS320C55™
    • Время цикла 3.3 нс при тактовой частоте 300 МГц
    • Кэш инструкций 16 Кбайт (I-кэш)
    • Выполнение одной или двух инструкций за такт
    • Два умножителя (производительность до 600 миллионов умножений с накоплением в секунду (MMACS))
    • Два арифметическо-логических устройства (АЛУ)
    • Три внутренних шины чтения данных/операндов
    • Две внутренних шины записи данных/операндов
  • Кэш инструкций (16 КБайт)
  • Встроенное ОЗУ 16К х 16 бит, состоящее из 4 блоков по 4K x 16 бит двухпортовой ОЗУ (DARAM) (всего 32 КБайт)
  • Встроенное ПЗУ 16К х 16 бит (32 КБайт) с одним тактом ожидания
  • Общий объём адресуемой памяти 8M х 16 бит (синхронной DRAM)
  • 32-битная внешняя параллельная шина интерфейса внешней памяти (EMIF) с возможностью использования портов ввода-вывода общего назначения (GPIO) или подключения памяти типов:
    • Асинхронное статическое ОЗУ (SRAM)
    • Асинхронное EEPROM
    • Синхронное динамическое ОЗУ (SDRAM)
    • Синхронное статическое ОЗУ с пакетной выборкой (SBSRAM)
  • Эмулятор/трассировщик позволяет сохранять последние 16 переходов программного счётчика и 32 значения программного счётчика
  • Программный контроль энергопотребления шести функциональных блоков из внутренних устройств
  • Встроенные периферийные устройства:
    • Четыре таймера:
      2 64-битных таймера общего назначения
      64-битный сторожевой таймер (watchdog)
      64-битный таймер РТОС DSP/BIOS™
    • Шестиканальный контроллер прямого доступа к памяти (DMA)
    • Два многоканальных буферизованных последовательных порта (McBSP)
    • Программируемый аналоговый тактовый генератор с ФАПЧ (APLL)
    • Порты ввода-вывода общего назначения (GPIO) и выход общего назначения (XF)
    • 8-битный параллельный порт управляющего контроллера (HPI)
    • Интерфейс Inter-Integrated Circuit (I2C)
    • Универсальный асинхронный приёмопередатчик (UART)
  • Встроенный эмулятор
  • Поддержка периферийного сканирования по стандарту JTAG1
  • Варианты корпусов
    • 176-выводный низкопрофильный корпус LQFP (суффикс PGF)
    • 201-выводный корпус MicroStar BGA™ (суффиксы GZZ и ZZZ)
  • Питание ядра 1,26 В
  • Питание портов ввода-вывода 3,3 В

1 - Стандарт IEEE 1149.1-1990

Блок-схема:

Блок-схема TMS320VC5501

Расположение выводов:

Расположение выводов TMS320VC5501Расположение выводов TMS320VC5501

Общее описание:

Цифровые сигнальные процессоры (ЦСП) с фиксированной точкой TMS320VC55021 базируются на ядре TMS320C55x. Данная архитектура обладает высокой производительностью при низком энергопотреблении благодаря повышению параллелизма и уделению особого внимания вопросам снижения потребляемой мощности. ЦПУ обладает внутренней шинной структурой, состоящей из программной шины, трёх шин чтения данных, двух шин записи данных и вспомогательных шин для периферии и контроллера прямого доступа к памяти (DMA). Это позволяет выполнять вплоть до трёх операций чтения данных и двух операций записи данных за один цикл. Параллельно этому, контроллер DMA может осуществить до двух операций перемещения данных без задействования ЦПУ.

Ядро ЦСП C55x обладает двумя модулями умножения-накопления (MAC), каждый из которых способен выполнять операции типа "умножение 17-бит x 17-бит" за один цикл. Центральное 40-битное арифметическо-логическое устройство (АЛУ) сопровождается вспомогательным 16-битным АЛУ. Сценарий совместного использования двух АЛУ определяется набором инструкций, обеспечивая оптимальную параллельную работу и снижение энергопотребления. Распределение ресурсов возложено на адресное устройство (АУ) и устройство данных (УД) ядра ЦСП C55x.

Семейством цифровых сигнальных процессоров C55x поддерживаются инструкции с переменным числом байт, что позволяет увеличить плотность кода. Модуль инструкций (МИ) осуществляет 32-битную выборку инструкций из внутренней либо внешней памяти и определяет очередь инструкций для программного модуля (ПМ). В свою очередь, ПМ декодирует инструкции, определяет задачи для АУ и УД и управляет защищённым конвейером. Для предотвращения переполнения конвейера при выполнении условных переходов используется предсказание переходов.

Набор периферийных устройств процессоров 5501 включает в себя интерфейс внешней памяти (EMIF), обеспечивающий непосредственное подключение различных типов асинхронной памяти, таких, как EPROM и SRAM, а также высокоскоростных запоминающих устройств высокой плотности, таких, как синхронные DRAM и SRAM с пакетной выборкой. Кроме этого, процессоры 5501 имеют встроенный интерфейс UART, сторожевой таймер (watchdog) и кэш инструкций (I-кэш). Два полнодуплексных многоканальных буферизованных последовательных порта (McBSP) обеспечивают непосредственное подключение большого ряда устройств со стандартными последовательными интерфейсами и многоканальный обмен (до 128 каналов с индивидуальным запретом). Порт управляющего контроллера (HPI) представляет собой 8-битный параллельный интерфейс, обеспечивающий внешнему управляющему процессору доступ к 16 КБайтам встроенной памяти процессоров 5501. Порт HPI может быть сконфигурирован как в мультиплексный, так и в немультиплексный режим, что позволяет использовать его совместно с самыми различными управляющими процессорами. Контроллер прямого доступа к памяти (DMA) обеспечивает перемещение данных по шести независимым каналам без вмешательства ЦПУ, его суммарная пропускная способность составляет до двух 16-битных слов за цикл. Кроме этого, набор периферийных устройств включает в себя 2 таймера общего назначения, восемь выводов общего назначения (GPIO) и аналоговый генератор с ФАПЧ (APLL).

Процессоры 5501 поддерживаются программным обеспечением eXpressDSP™, которое состоит из интегрированной среды разработки (IDE) Code Composer Studio™, РТОС DSP/BIOS™ и документации TMS320™ DSP Algorithm Standard, кроме этого, существует большое количество разработок сторонних производителей. IDE Code Composer Studio состоит из компилятора языка C, линкера Visual Linker, симулятора, поддержки обмена данными в реальном режиме времени Real-Time Data Exchange (RTDX™), драйверов эмулятора XDS510™ и библиотек Chip Support Libraries (CSL). Кроме этого, фирма Texas Instruments предлагает пользователям ЦСП 5502 программное обеспечение C55x DSP Library (DSPLIB), представляющее собой набор из более 50 подпрограмм, вызываемых из программ на языке C и реализующих типовые задачи цифровой обработки сигнала, таких, как БИХ/КИХ фильтры, БПФ и многие другие.

Документация:

  2499 kB Engl Полное описание микросхем TMS320VC5501
  RUS Контроллеры семейства C5000. Архитектура
    Получить консультации и преобрести компоненты вы сможете у официальных поставщиков фирмы Texas Instruments,

поставщики электронных компонентов






 
Впервые? | Реклама на сайте | О проекте | Карта портала
тел. редакции: +7 (495) 514 4110. e-mail:info@eust.ru
©1998-2016 ООО Рынок Микроэлектроники