В HTML      В PDF
микроэлектроника, микросхема, микроконтроллер, память, msp430, MSP430, Atmel, Maxim, LCD, hd44780, t6963, sed1335, SED1335, mega128, avr, mega128  
  Главная страница > Компоненты >Texas Instruments > DSP > TMS320С55x™

реклама

 
радиационно стойкие ПЗУ Миландр

Продажа силового и бронированного кабеля и провода в Москве

текст еще



OMAP5912

Цифровые сигнальные процессоры

Отличительные особенности:

  • Высокопроизводительная КМОП-технология с низким энергопотреблением
    • Технология 0.13-mm
    • Максимальная тактовая частота 192 МГц
    • Напряжение питания ядра 1.6± 5% В
  • Ядро микропроцессора ARM926EJ-S™ (MPU)
    • Поддержка 32-битных и 16-битных (в режиме Thumb®) инструкций
    • Кэш инструкций 16 Кбайт
    • Кэш данных 8 Кбайт
    • Модуль управления программной памятью и памятью данных (MMU)
    • Буфер записи на 17 слов
    • Два 64-входовых буфера типа Translation Look-Aside (TLB) для модулей MMU
  • Ядро цифрового сигнального процессора TMS320C55™
    • Выполнение одной или двух инструкций за такт
    • Два умножителя (2 умножения с накоплением за один такт)
    • Два арифметическо-логических устройства (АЛУ)
    • Три внутренних шины чтения данных/операндов
    • Две внутренних шины записи данных/операндов
    • 32K x 16 бит двухпортовой ОЗУ (DARAM) (всего 64 КБайт)
    • 48K x 16 бит однопортовой ОЗУ (SARAM) (всего 96 КБайт)
    • Кэш инструкций 24 Кбайт
    • Аппаратные видеоакселераторы для прямого/обратного дискретного косинусного преобразования (DCT/iDCT), интерполяции пикселов и вычисления промежуточных точек при движении для сжатия видео
  • Встроенное ОЗУ объёмом 256 Кбайт с общим доступом
  • Контроллер трафика памяти (TC)
    • 16-битный интерфейс EMIFS, поддерживающий до 256 МбАйт внешней памяти (такой, как асинхронные ПЗУ/ОЗУ, NOR/NAND флэш и синхронной флэш с пакетной выборкой (Sync. Burst Flash))
    • 16-битный интерфейс EMIFF, поддерживающий до 64 Мбайт памяти типа SDRAM, Mobile SDRAM или Mobile DDR
  • Модуль управления памятью ЦСП (DSP Memory Management Unit)
  • Встроенные периферийные устройства ЦСП:
    • Три 32-битных таймера и сторожевой таймер (watchdog)
    • Шестиканальный контроллер прямого доступа к памяти (DMA)
    • Два многоканальных буферизованных последовательных порта (McBSP)
    • Два многоканальных последовательных интерфейса
  • Встроенные периферийные устройства микропроцессора:
    • Три 32-битных таймера и сторожевой таймер (watchdog)
    • Интерфейс USB 1.1, режимы Host и Client
    • Контроллер USB On-the-Go (OTG)
    • 3 порта USB, один из которых содержит встроенный трансивер
    • Интерфейс для подключения параллельных КМОП-сенсоров изображения
    • Часы реального времени
    • Интерфейс Pulse-Width Tone (PWT)
    • Интерфейс Pulse-Width Light (PWL)
    • Интерфейс матричной клавиатуры 6х5 или 8x8
    • Интерфейс HDQ/1-Wire
    • Интерфейс подключения карт типа Multimedia Card (MMC) и Secure Digital (SD)
    • До 16 входов/выходов общего назначения
    • Два генератора для подключения светодиодов (LED Pulse Generators (LPG))
    • Модуль трассировщика ETM9 ядра ARM926EJ-S
    • 16-/18-битный контроллер ЖКИ с выделенным каналом DMA
    • Таймер операционной системы 32 кГц
  • Общие встроенные периферийные устройства:
    • 8 таймеров общего назначения
    • Интерфейс SPI
    • 3 универсальных асинхронных интерфейса (UART), два из которых поддерживают режим SIR протокола IrDA
    • Интерфейс Inter-Integrated Circuit (I2C), режимы Master и Slave
    • Интерфейс подключения карт типа Multimedia Card (MMC) и Secure Digital (SD)
    • Многоканальный буферизованный последовательный порт
    • До 64 общих входов/выходов общего назначения
    • Синхросчётчик 32 кГц
    • Модуль преобразования представлений чисел (Endian Conversion Unit)
    • Аппаратные ускорители криптографических функций
    • Генератор случайных чисел
    • Модули шифрования DES и 3DES
    • Криптографические модули SHA-1 и MD5
    • Индивидуальные режимы снижения энергопотребления для MPU/DSP/TC
  • Встроенный эмулятор
  • Поддержка периферийного сканирования по стандарту JTAG1
  • Три варианта 289-выводных корпусов BGA (суффиксы ZDY и ZZG для изделий без содержания свинца и GDY для обычных корпусов)

1 - Стандарт IEEE 1149.1-1990

Блок-схема:

Блок-схема OMAP5912

Расположение выводов:

Расположение выводов OMAP5912Расположение выводов OMAP5912

Общее описание:

OMAP5912 - высокоинтегрированная программно-аппаратная платформа, разработанная для последнего поколения мобильных и встраиваемых приложений. Платформа OMAP™ позволяет разрабатывать с минимальным сроком выхода на рынок устройства с мощными пользовательскими интерфейсами и высокой производительностью, обеспечивая минимальное энергопотребление наряду с максимальной гибкостью и удобством, благодаря полностью интегрированной платформе процессора для обработки смешанных сигналов.

Двухядерная архитектура позволяет совмещать достоинства технологий ЦСП и RISC, объединив ядро цифрового сигнального процессора TMS320C55x и высокопроизводительный микропроцессор ARM926EJ-S с ядром ARM®.

OMAP5912 рассчитан как на использование различных операционных систем для RISC-ядер, так и РТОС фирмы Texas Instruments (TI) DSP/BIOS™ для ядра ЦСП. Микросхема выпускается в трёх различных корпусах типа ball grid array (BGA) с 289 выводами (суффиксы ZDY и ZZG соответствуют корпусам без содержания свинца, GDY - обычному корпусу).

Основными областями применения процессора OMAP5912 являются:

  • Средства промышленной автоматизации
  • Устройства мобильной связи:
    • WAN 802.11X
    • Bluetooth™
    • GSM, GPRS, EDGE
    • CDMA
  • Обработка изображений и видео (MPEG4, JPEG, Windows® Media Video и т.д.)
  • Устройства расширенной обработки звука (преобразование текста в голос, распознавание голоса)
  • Обработка аудиосигналов (MPEG-1 Audio Layer3 [MP3], AMR, WMA, AAC, а также другие голосовые кодеки стандарта GSM)
  • Графические и видео- акселераторы
  • Сетевые устройства
  • Устройства обработки данных

Ядро цифрового сигнального процессора TMS320C55x

Ядро цифрового сигнального процессора микросхемы OMAP5912 базируется на архитектуре семейства ЦСП TMS320C55x. Данная архитектура обладает высокой производительностью при низком энергопотреблении благодаря повышению параллелизма и уделению особого внимания вопросам снижения потребляемой мощности. ЦПУ обладает внутренней шинной структурой, состоящей из программной шины, трёх шин чтения данных, двух шин записи данных и вспомогательных шин для периферии и контроллера прямого доступа к памяти (DMA). Это позволяет выполнять вплоть до трёх операций чтения данных и двух операций записи данных за один цикл. Параллельно этому, контроллер DMA может осуществить до двух операций перемещения данных без задействования ЦПУ.

Ядро ЦСП C55x обладает двумя модулями умножения-накопления (MAC), каждый из которых способен выполнять операции типа "умножение 17-бит x 17-бит" за один цикл. Центральное 40-битное арифметическо-логическое устройство (АЛУ) сопровождается вспомогательным 16-битным АЛУ. Сценарий совместного использования двух АЛУ определяется набором инструкций, обеспечивая оптимальную параллельную работу и снижение энергопотребления. Распределение ресурсов возложено на адресное устройство (АУ) и устройство данных (УД) ядра ЦСП C55x.

Семейством цифровых сигнальных процессоров C55x поддерживаются инструкции с переменным числом байт, что позволяет увеличить плотность кода. Модуль инструкций (МИ) осуществляет 32-битную выборку инструкций из внутренней либо внешней памяти и определяет очередь инструкций для программного модуля (ПМ). В свою очередь, ПМ декодирует инструкции, определяет задачи для АУ и УД и управляет защищённым конвейером. Для предотвращения переполнения конвейера при выполнении условных переходов используется предсказание переходов. Процессоры OMAP5912 также имеют встроенный кэш инструкций размером 24 KБайт для снижения числа операций доступа к внешней памяти, повышения производительности и снижения энергопотребления.

Средства разработки для ядра цифрового сигнального процессора TMS320C55x

Ядро ЦСП 55х поддерживаются программным обеспечением eXpressDSP™, которое состоит из интегрированной среды разработки (IDE) Code Composer Studio™, РТОС DSP/BIOS™ и документации TMS320™ DSP Algorithm Standard, кроме этого, существует большое количество разработок сторонних производителей. IDE Code Composer Studio состоит из компилятора языка C, линкера Visual Linker, симулятора, поддержки обмена данными в реальном режиме времени Real-Time Data Exchange (RTDX™), драйверов эмулятора XDS510™ и библиотек Chip Support Libraries (CSL). DSP/BIOS представляет собой расширяемое модульное программное обеспечение, бесплатно доступное пользователям цифровых сигнальных процессоров фирмы Texas Instruments и состоящее в основном из планировщика задач и средств поддержки систем реального времени с весьма экономичным расходованием памяти и других ресурсов процессора. TMS320 DSP Algorithm Standard - это набор спецификаций, выполнение которых обеспечивает совместимость кода, созданного различными разработчиками, что значительно облегчает его дальнейшую интеграцию в проекты. Сеть сторонних разработчиков фирмы Texas Instruments объединяет более 400 участников, предлагающих пользователям массу готовых комплексных и компетентных решений.

Программная поддержка ядра цифрового сигнального процессора TMS320C55x

Texas Instruments предлагает пользователям OMAP5912 программное обеспечение C55x DSP Library (DSPLIB), представляющее собой набор из более 50 подпрограмм, вызываемых из программ на языке C и реализующих типовые задачи цифровой обработки сигнала, таких, как БИХ/КИХ фильтры, БПФ и многие другие. Библиотека обработки изображений DSP Image/Video Processing Library (IMGLIB) состоит из более, чем 20 подпрограмм, оптимизированных для ядра C55x и скомпилированных с помощью последней версии ПО для ЦСП C55x. Библиотека включает в себя стандартные функции обработки изображений, такие, как сжатие, обработка видеосигнала, машинное зрение и медицинские задачи обработки изображений.

Ядро RISC-процессора ARM926EJ-S

32-битное ядро микропроцессора ARM926EJ-S имеет архитектуру Reduced Instruction Set Computer (RISC) и способно оперировать с 32-битными либо 16-битными инструкциями и данными разрядностью 32, 16 либо 8 бит. Ядро использует конвейер, благодаря чему все составные части процессора и памяти работают непрерывно.

Ядро микропроцессора содержит:

  • Модули сопроцессора CP15 и защиты
  • Модули управления памятью программы и данных (MMU) с буферами TLB-типа.
  • Раздельные кэши, 16 Кбайт для инструкций и 8 Кбайт для данных. Оба являются 4-х канальными ассоциативными с виртуальным индексом и виртуальным тэгом (VIVT).

Процессор OMAP5912 использует ядро ARM926EJ-S только в режиме little-endian. Для минимизации доступа к внешней памяти ядро ARM926EJ-S использует кэш инструкций, кэш данных и буфер записи, все они являются "прозрачными" для процесса выполнения программы.

Документация:

  2526 kB Engl Полное описание микросхем OMAP5912
  RUS Контроллеры семейства C5000. Архитектура
    Получить консультации и преобрести компоненты вы сможете у официальных поставщиков фирмы Texas Instruments,

поставщики электронных компонентов






 
Впервые? | Реклама на сайте | О проекте | Карта портала
тел. редакции: +7 (495) 514 4110. e-mail:info@eust.ru
©1998-2016 ООО Рынок Микроэлектроники