TMS320VC5420

Цифровые сигнальные процессоры

Отличительные особенности:

• Два ядра ЦСП суммарной производительностью в 200 MIPS, составляющие 2 независимые подсистемы
• Каждое ядро обладает улучшенной архитектурой с несколькими шинами - тремя раздельными 16-битными шинами памяти данных и одной шиной программной памяти
• 40-битное арифметическо-логическое устройство (АЛУ) с 40-битным параллельным сдвигателем (Barrel Shifter) и двумя независимыми 40-битными аккумуляторами
• Все ядра имеют параллельный умножитель 17 х 17 бит совместно с 40-битным декадным сумматором, обеспечивающими неконвейерное умножение со сложением (MAC) за один цикл
• Каждое ядро содержит модуль сравнения, выборки и хранения (Compare, Select, and Store Unit (CSSU)) для операций Сложения/Сравнения выборки (Add/Compare Selection) операторов Витерби
• Каждое ядро содержит модуль возведения в экспоненту для вычисления значения экспоненты 40-битного аккумулятора за один цикл
• Все ядра имеют по два генератора адреса с восемью вспомогательными регистрами и двумя вспомогательными модулями регистровой арифметики (ARAU)
• Шина данных с активной подтяжкой (Bus Holder)
• Расширенный режим адресации, максимальное адресуемое пространство внешней памяти до 256К х 16 бит
• Общий объём встроенного двухпортового и однопортового ОЗУ 192K ? 16-бит
• Инструкции Повтор (Repeat) и Повтор блока (Block-Repeat) для программного кода, выполняемые за один такт
• Инструкции с операндами разрядностью 32 бит
• Инструкции с двумя и тремя операциями чтения операндов
• Быстрый возврат из прерываний
• Арифметические инструкции c параллельной загрузкой и параллельным хранением
• Инструкции условного хранения
• Контроль выхода CLKOUT
• Контроль выхода таймера (TOUT)
• Режимы управления потреблением при помощи инструкций IDLE1, IDLE2 и IDLE3
• Два питающих напряжения (1.8 В для ядра и 3.3 В для портов ввода-вывода) позволяют обеспечить высокую производительность при низком энергопотреблении
• Время выполнения однотактовых инструкций с фиксированной точкой 10 нс
• Межпроцессорный обмен данными осуществляется через 2 встроенных 8-элементных буфера FIFO
• 12-канальный контроллер прямого доступа к памяти (DMA) для перемещения данных без участия ЦПУ (по 6 каналов на подсистему)
• 6 многоканальных буферизированных последовательных портов (McBSP)(по три McBSP на подсистему)
• 16-битный параллельный порт управляющего процессора (HPI), мультиплексированный с шиной внешней памяти
• Программно-управляемая цепь ФАПЧ
• Поддержка периферийного сканирования по стандарту JTAG¹
• Два программируемых таймера (по одному на каждую подсистему)
• Программируемый генератор задержек позволяет формировать задержки сигналов на внешней шине длительностью до 14 машинных циклов
• Варианты корпусов
  • 144-выводный низкопрофильный корпус Plastic Low-Profile Quad Flatpack (TQFP) (суффикс PGЕ)
  • 144-выводный корпус BGA (суффикс GGU)

¹ - Стандарт IEEE 1149.1-1990

Блок-схема:

Расположение выводов:

Общее описание:

Цифровой сигнальный процессор с фиксированной точкой TMS320VC5420 содержит два ядра суммарной производительностью в 200 MIPS. Каждое ядро составляет отдельную подсистему, при этом подсистемы имеют возможность взаимодействия друг с другом.

ЦСП каждой из подсистем имеет улучшенную Гарвардскую архитектуру, обладая одной шиной программной памяти и тремя шинами данных. Кроме этого, они содержат арифметическо-логическое устройство (АЛУ) с повышенным параллелизмом, специализированные аппаратные модули, встроенную память и дополнительные периферийные устройства. Также отличительной особенностью данных ЦСП является узкоспециализированный набор инструкций, позволяющий достичь высоких скоростей обработки и повысить гибкость использования.

Раздельные пространства программы и данных обеспечивают высокую степень параллелизма, позволяя раздельный доступ к программным инструкциям и данным. За один такт выполняется две операции чтения и одна операция записи. Дополнительные возможности данной архитектуры раскрываются при использовании операций с параллельным хранением и других специализированных инструкций. Кроме этого, возможен обмен данными между пространствами программы и данных. Расширенный параллелизм поддерживается мощным набором арифметических, логических и битовых операций, выполняемых за один такт. Также процессоры TMS320VC5420 содержат механизмы управления прерываниями, повторяемыми операциями и вызовами функций.

Процессор 5420 выпускается в различных исполнениях в части диапазона рабочих температур, соответствующие обозначения приведены ниже. (Обратите внимание, что промышленный температурный диапазон отличается от общепринятого)

• Коммерческий температурный диапазон (0°C … 85°C)
  • TMS320VC5420PGE200 (144-выводный корпус LQFP)
  • TMS320VC5420GGU200 (144- выводный корпус BGA)
• Промышленный температурный диапазон (-40°C … 100°C)
  • TMS320VC5420PGEA200 (144- выводный корпус LQFP)
  • TMS320VC5420GGUA200 (144- выводный корпус BGA)

Документация:

		1153 kB Engl Полное описание микросхем TMS320VC5420
		RUS Контроллеры семейства C5000. Архитектура

---

---

Главная - Микросхемы - DOC - ЖКИ - Источники питания - Электромеханика - Интерфейсы - Программы - Применения - Статьи