В HTML      В PDF
микроэлектроника, микросхема, микроконтроллер, память, msp430, MSP430, Atmel, Maxim, LCD, hd44780, t6963, sed1335, SED1335, mega128, avr, mega128  
  Главная страница > Компоненты >Texas Instruments > DSP > TMS320С54x™

реклама

 
радиационно стойкие ПЗУ Миландр

Продажа силового и бронированного кабеля и провода в Москве

текст еще



TMS320VC5401

Цифровой процессор для обработки сигналов с фиксированной запятой

Отличительные особенности:

  • Усовершенствованная многошинная архитектура с тремя раздельными 16-разрядными шинами памяти данных и одной шиной памяти программ
  • 40-разрядное арифметико-логическое устройство (АЛУ), в т.ч. 40-разрядное сдвиговое устройство и два независимых 40-разрядных аккумулятора
  • Параллельное умножающее устройство 17 х ?17 бит в сочетании с 40-разрядным накопителем суммы позволяет выполнить операцию неконвейеризированного умножения- накопления (MAC) за один цикл
  • Блок сравнения, выбора и записи (CSSU) для выбора сложения/сравнения оператора Viterbi
  • Шифратор порядка для вычисления порядка значения в 40-разрядном аккумуляторе за один цикл
  • Два генератора адреса с 8 вспомогательными регистрами и 2 вспомогательными блоками регистровой арифметики (ARAU)
  • Шина данных с функцией удержания предыдущих уровней на шине адреса при переходе шины в высокоимпедансное состояние
  • Расширенный режим адресации для адресации внешнего пространства памяти размером до 1 миллионов слов по 16 бит
  • Встроенное ПЗУ размером 4K x 16 бит
  • Встроенное двухпортовое ОЗУ размером 8K x 16 бит
  • Инструкции повторяющихся операций
  • Инструкции копирования блока памяти
  • Инструкции с 32-разрядным операндом
  • Инструкции с чтением двух или трех операндов
  • Арифметические инструкции с параллельной записью и параллельным чтением
  • Инструкции условной записи
  • Быстрый выход из прерываний
  • Встроенные периферийные устройства
    • Программно-управляемый генератор состояний ожиданий и программируемое переключение банков
    • Встроенный синтезатор частоты синхронизации на основе ФАПЧ с внутренним генератором или внешним источником синхронизации
    • Два многоканальных буферизованных последовательных порта (McBSP)
    • 8-разрядный расширенный интерфейс параллельного хост-порта (HPI8)
    • Два 16-разрядных таймера
    • Шестиканальный контроллер прямого доступа к памяти (ПДП)
  • Управление потребляемой мощностью с помощью инструкций ввода экономичных режимов работы IDLE1, IDLE2 и IDLE3
  • Управление отключением CLKOUT
  • Встроенная логика эмуляции в соответствии со стандартом граничного сканирования IEEE 1149.1 (JTAG)
  • Длительность выполнения однотактной инструкции с фиксированной запятой 20 нс (50 миллионов операций в секунду) при напряжении питания 3,3В (напряжение питания ядра 1.8В)
  • 144-выводной пластиковый низкопрофильный, квадратный LQFP (суффикс PGE)
  • 144-выводной корпус MicroStar BGA (суффикс GGU)

Структурная схема:

Структурная схема TMS320VC5401

Расположение выводов в 144-выводном корпусе MicroStar BGA (вид снизу):

Расположение выводов TMS320VC5401 в 144-выводном корпусе MicroStar BGA (вид снизу)

Расположение выводов в 144-выводном корпусе LQFP (вид сверху):

Расположение выводов TMS320VC5401 в 144-выводном корпусе LQFP (вид сверху)

Общее описание:

TMS320VC5401 - цифровой процессор для обработки сигналов (ЦПОС) с фиксированной запятой, который выполнен на основе прогрессивной модернизированной гарвардской архитектуры, которая использует одну шину памяти программ и три шины памяти данных. Данный процессор содержит арифметико-логическое устройство (АЛУ), который отличается высокой степенью параллелизма, специализированную аппаратную логику, встроенную память и дополнительные встроенные периферийные устройства. Основой операционной гибкости и быстродействия данного ЦПОС является высоко специализированный набор инструкций.

Разделение пространств памяти программ и данных делает возможным осуществление одновременного доступа к инструкциям и данным, обеспечивая более высокую степень параллелизма. Две операции чтения и одна операция записи могут выполняться за один цикл. Инструкции с параллельной записью и специализированные инструкции могут полностью использовать данную архитектуру. Кроме того, данные могут передаваться между пространствами памяти данных и памяти программ. Такой параллелизм поддерживается при выполнении арифметических, логических и битовых операций, обеспечивая их исполнение за один машинный цикл. TMS320VC5401 также поддерживает механизмы управления прерываниями, повторяющимися операциями и вызовами функций.

Документация:

  712 kB Engl Полное описание микросхем TMS320VC5401
  RUS Контроллеры семейства C5000. Архитектура
    Получить консультации и преобрести компоненты вы сможете у официальных поставщиков фирмы Texas Instruments,

поставщики электронных компонентов






 
Впервые? | Реклама на сайте | О проекте | Карта портала
тел. редакции: +7 (495) 514 4110. e-mail:info@eust.ru
©1998-2016 ООО Рынок Микроэлектроники