В HTML      В PDF
микроэлектроника, микросхема, микроконтроллер, память, msp430, MSP430, Atmel, Maxim, LCD, hd44780, t6963, sed1335, SED1335, mega128, avr, mega128  
  Главная страница > Компоненты >Texas Instruments > DSP > TMS320С54x™

реклама

 
радиационно стойкие ПЗУ Миландр

Продажа силового и бронированного кабеля и провода в Москве

текст еще



TMS320C54CST

ЦПОС для телефонного оборудования на стороне абонента

Отличительные особенности:

  • Встроенное ПЗУ
    • Память программ 128К х 16 бит
    • Содержит 14 алгоритмов цифровой обработки (CST), совместимых со стандартами телефонии
  • 40K x 16 бит встроенного ОЗУ, состоящего из пяти блоков двухпортового ОЗУ памяти программ/данных размером 8K х 16 бит
  • Программный код CST в ПЗУ:
    • Передача данных (модемные скорости до V.32BIS 14400 бит/сек)
    • Обработка телефонных сигналов (двухтональный многочастотный набор, CPTD, идентификация абонента)
    • Обработка голоса (подавитель эхо-эффекта, G726, VAD, CNG, АРУ)
  • Конфигурируемые режимы работы:
    • режим чипсета: автономный телефон/модем данных (выполнение кода только из ПЗУ)
    • гибкий режим: выполнение программного кода из ОЗУ, ПЗУ или внешней памяти.
  • Усовершенствованная многошинная архитектура с тремя раздельными 16-разрядными шинами памяти данных и одной шиной памяти программ
  • 40-разрядное арифметико-логическое устройство (АЛУ), в т.ч. 40-разрядное сдвиговое устройство и два независимых 40-разрядных аккумулятора
  • Параллельное умножающее устройство 17 х ?17 бит в сочетании с 40-разрядным накопителем суммы позволяет выполнить операцию неконвейеризированного умножения- накопления (MAC) за один цикл
  • Шифратор порядка для вычисления порядка значения в 40-разрядном аккумуляторе за один цикл
  • Шина данных с функцией удержания предыдущих уровней на шине адреса при переходе шины в высокоимпедансное состояние
  • Расширенный режим адресации с максимальным размером адресуемой внешней памяти 8M х 16 бит
  • Расширенный внешний параллельный интерфейс (XIO2)
  • Инструкции для выполнения повторяющихся операций
  • Инструкции копирования блока памяти для улучшения управления программой и данными
  • Инструкции с 32-разрядными операндами (длинное слово)
  • Инструкции чтения с двумя или тремя операндами
  • Арифметические инструкции с параллельной записью и с параллельным чтением
  • Инструкции условной записи
  • Быстрый возврат из прерываний
  • Встроенные периферийные устройства
    • Программно-управляемый генератор состояний ожидания и программируемое переключение банков
    • Встроенный синтезатор частоты синхронизации на основе ФАПЧ с внешним источником синхронизации
    • Два 16-разрядных таймера
    • Шестиканальный контроллер прямого доступа к памяти (ПДП)
    • Два многоканальных буферизованных последовательных порта (McBSP)
    • 8/16-разрядный интерфейс расширенного параллельного хост-порта (HPI8/16)
    • Универсальный асинхронный приемо-передатчик (УАПП) со встроенным генератором скорости
    • Встроенный модуль систематизации прямого доступа (DAA)
  • Управление потребляемой мощностью с помощью инструкций перевода в экономичные режимы работы IDLE1, IDLE2 и IDLE3
  • Управление отключением CLKOUT
  • Встроенная логика эмуляции, соответствующая стандарту логики граничного сканирования IEEE 1149.1 (JTAG)
  • 144-выводной корпус BGA (суффикс GGU)
  • 144-выводной низкопрофильный корпус LQFP (суффикс PGE)
  • Время выполнения однотактной инструкции с фиксированной точкой 8.33 нс (120 миллионов операций в секунду)
  • Напряжение питания ввода-вывода 3.3В
  • Напряжение питания ядра 1.5В

Структурная схема:

Структурная схема TMS320C54CST

Расположение выводов в 144-выводеом корпусе LQFP (вид сверху):

Расположение выводов TMS320C54CST в 144-выводеом корпусе LQFP (вид сверху)

Расположение выводов в 144-выводном корпусе MicroStar BGA (вид снизу):

Расположение выводов TMS320C54CST в 144-выводном корпусе MicroStar BGA (вид снизу)

Общее описание:

54CST выполнен на основе модифицированной Гарвардской архитектуры, которая использует одну шину памяти программ и три шины памяти данных. Данные процессоры содержат арифметико-логическое устройство (АЛУ) с высокой степенью параллелизма, специфические прикладные логические аппаратные устройства, встроенную память и дополнительные периферийные устройства. Основой операционной гибкости и быстродействия данных ЦПОС является высокоспециализированный набор инструкций.

Разделение пространств памяти программ и данных позволяет осуществлять одновременный доступ к инструкциям и данным, обеспечивая высокую степень параллелизма. За один такт могут быть выполнены две операции чтения и одна операция записи. Инструкции с параллельной записью и специфические прикладные инструкции могут полностью использовать данную архитектуру. Кроме того, данные можно передавать между пространствами памятей данных и программ. Такой параллелизм поддерживается мощным набором арифметических, логических и битовых операций, каждая из которых выполняется за один машинный цикл. Все ЦПОС также содержат механизмы управления прерываниями, повторяющимися операциями и вызовами функций.

Документация:

  2602 kB Engl Полное описание микросхем TMS320C54CST
  RUS Контроллеры семейства C5000. Архитектура
    Получить консультации и преобрести компоненты вы сможете у официальных поставщиков фирмы Texas Instruments,

поставщики электронных компонентов






 
Впервые? | Реклама на сайте | О проекте | Карта портала
тел. редакции: +7 (495) 514 4110. e-mail:info@eust.ru
©1998-2016 ООО Рынок Микроэлектроники