TMS320DRI300/350

Процессоры для цифрового радиоприема по технологии HD Radio™

Отличительные особенности:

• Снижает стоимость цифровых радиоприемников за счет простоты подключения к другим каскадам радиоприемника и высокой степени интеграции
• Поддержка программирования позволяет расширять функции цифрового радиоприема на одной и той же аппаратной платформе
• Простота интеграции в цифровой радиоприемник других функций, например воспроизведение компакт-дисков в формате MP3/WMA

Структурная схема цифрового радиоприемника на основе процессора TMS320DRI350:

AFEDRI8201 для аналогово-цифрового преобразования сигнала промежуточной частоты:

Общее описание:

Основываясь на успешности DRI250 с ядром процессора для цифровой обработки сигналов, компании Texas Instruments, как ведущий разработчик, и iBiquity Digital, как обладатель лицензии на технологию цифрового радиовещания HD Radio, представили однокристальные процессоры для АМ/ЧМ- и HD Radio- радиоприема. Новые процессоры для цифрового радиоприема сочетают опыт компании TI в технологиях цифровой обработки сигналов (ЦОС) и программное обеспечение компании iBiquity Digital. Помимо поддержки всех функций для АМ/ЧМ- и HD Radio- радиоприема, предусмотрена поддержка воспроизведения компакт-дисков в формате MP3 и WMA. Для построения цифрового радиоприемника в настоящее время доступны следующие компоненты:

• Процессор цифрового радиоприема TMS320DRI350 компании TI
• Аналоговый интерфейс AFEDRI8201 компании TI
• Процессор цифрового радиоприема TMS320DRI300 компании TI

Процессоры DRI350 и DRI300 содержат исходный цифровой канал, блоки дешифрации и демодуляции данных для HD Radio™. Помимо этого, у DRI350 предусмотрена АМ/ЧМ демодуляция и дешифрация, а также смеситель HD Radio/АМ/ЧМ. К другим особенностям относятся:

• Совместимость с цифровой АМ/ЧМ системой IBOC (In-Band On-Channel) компании iBiquity
• Встроенный дешифратор данных
• Совместимость со стандартным интерфейсов аудио ЦАП
• Интерфейс для подключения с внешним микроконтроллером и синхронным динамическим ОЗУ
• JTAG-эмуляция

Процессор DRI350 рассчитан на совместную работу с интегральной схемой AFEDRI8201 для непосредственного аналогово-цифрового преобразования промежуточной частоты (ПЧ), цифрового преобразования с понижением частоты (DDC) и управления цифро-аналоговым преобразователем (ЦАП). DRI8201 содержит 12-разрядный 80 МГц-ый АЦП для оцифровки сигнала ПЧ с АМ/ЧМ, поступающего от радиотюнера.

Документация:

119kB Engl Предварительное описание микросхем

---

Главная - Микросхемы - DOC - ЖКИ - Источники питания - Электромеханика - Интерфейсы - Программы - Применения - Статьи