SC68C562
Двухканальный универсальный последовательный коммуникационный контроллер по КМОП - технологии (CDUSCC)
Отличительные особенности:
- Полная аппаратная и программная совместимость вверх с предыдущими N-МОП устройствами
1. Общая характеристика
- Два полнодуплексных синхронно-асинхронных приемника и передатчика
- Маломощная КМОП-технология
- Многопротокольная работа
– BOP (протокол побитовой передачи данных): HDLC/ADCCP, SDLC, петля SDLC, уровень связи X.25 или X.75 и т.д.
– COP (протокол код-ориентированной передачи): BISYNCD, DCMP
– ASYNC (асинхронный протокол): 5–8 бит данных + опционально паритет
- 16-уровневые буферы FIFO приемников и передатчиков
- Быстродействие передачи данных 0 …10 МГц
- Программируемая скорость связи для каждого приемника и передатчика:
– 19 фиксированных скоростей: 50 бод … 64 кбод
– Одна определяемая пользователем скорость связи программируемым таймером-счетчиком
– Внешний тактовый сигнал 1х или 16х
– Цифровая фазовая автоподстройка частоты
- Генерация и проверка паритета и FCS (последовательность для проверки кадра LRC или CRC)
- Программируемая кодировка/декодировка данных: NRZ, NRZI, FM0, FM1, Манчестер
- Программируемый режим канала: полно-/полудуплексный, авто-эхо или локальная обратная связь
- Программируемый режим передачи данных: по опросу, по прерываниям , в режиме ПДП, ожидание
- Интерфейс ПДП (прямой доступ к памяти)
– Совместимость с интерфейсом непосредственного доступа к памяти (DMAI) SCB68430 от Philips Semiconductors и другими контроллерами ПДП
– Двойная передача с одним или двумя адресами
– Полу- или полнодуплексное функционирование
- Статус очистки пути передачи
- Функции прерывания
– Опция шлейфного соединения
– Выход вектора (фиксированный или модифицированный статусом)
– Программируемые внутренние приоритеты
– Прерывания при любом уровне заполнения буфера FIFO
– Маскируемые условия прерывания
- Биты статуса буферов FIFO
- Сторожевой таймер
- Многофункциональный 16-разрядный программируемый таймер-счетчик
– Генератор скорости передачи одного бита
– Счетчик событий
– Счет принятых или передаваемых посылок
– Генератор задержки
– Автоматическое измерение интервалов
- Управление модемом
– Сигналы RTS, CTS, DCD и до 4 линий универсального ввода-вывода на каждый канал
– Программируемый автозапуск передачи и приема через сигналы CTS и DCD
– Программируемое прерывание при изменении состояния CTS или DCD
- Встроенный генератор с внешним подключением кварцевого резонатора
- ТТЛ - совместимость
- Одиночное питание +5В
2. Характеристика асинхронных режимов
- Длина посылки: 5…8 бит
- Четность, нечетность, без паритета или принужденный паритет
- До 2 программируемых стоп-бит с приращением 1/16
- Коэффициенты деления тактовой частоты 1 или 16
- Определение ошибок паритета, переполнения и кадра
- Определение ложного старт-бита
- После определения ошибки кадра старт-бит ищет половинную длительность бита
- Квитирование для подсчета символов обрыва
- Определение моментов начала и окончания обрывов
- Сравнение символа с опциональным прерыванием при совпадении
- Передача на скорости до 10 Мбит/с при делении тактового сигнала на 1 и прием на скорости до 1 Мбит/с при делении тактового сигнала на 16х
3. Особенности код-ориентированного протокола
- Длина кода посылки: 5…8 разрядов
- Четность, нечетность, без паритета или принужденный паритет
- Генерация и проверка LRC или CRC
- Опциональная открытая PAD передача
- Один или два SYN-символа
- Возможность внешней синхронизации
- Определение SYN и опциональное удаление
- Линии SYN или MARK заполняют при незаполнении приемного буфера
- Холостой ход для MARK или SYN
- Определение ошибок паритета, FCS, переполнения и не полной передачи
4. Особенности BISYNC
- Заголовок и управляющие сообщения в кодах EBCDIC или ASCII
- SYN, DLE очистка
- Определение и передача EOM (конец сообщения)
- Автоматическое переключение в режим кодонезависимой передачи
- Автоматическое отслеживание после приема EOM-последовательности (с закрывающейся PAD-проверкой после EOT или NAK)
- Последовательность управляющего кода определяется и для кодонезависимого и для нормального текста
5. Особенности бит-ориентированного протокола
- Длина кода посылки: 5…8 бит
- Детекция и передача остаточных символов: 0–7 бит
- Автоматическое переключение к запрограммированной длине кода посылки для I области
- Вставка и удаление 0
- Опциональная открытая PAD -передача
- Детекция и генерация образов FLAG, ABORT и IDLE
- Детекция и генерация открытого (одиночного) флага (FLAG) между кадрами
- Определение флагов перекрытия (общедоступный 0) FLAG
- Линия заполняет ABORT, ABORT-FLAG или FCS FLAG при недозаполнении
- Холостой ход для MARK или FLAG
- Распознавание вторичного адреса, в т.ч. группы и глобального адреса
- Один или 2-8 вторичных адресов
- Расширенная адресация и области управления
- Отбраковка короткого кадра в приемнике
- Определение и уведомление о приеме конца сообщения
- Генерация кода CRC и проверка
- Режим SDLC петли
Структурная схема SC68C562:
Расположение выводов SC68C562:
Общее описание:
Двойной универсальный последовательный коммуникационный контроллер от Philips Semiconductors SC68C562 - однокристальное CMOS-LSI коммуникационное устройство, которое обеспечивает два раздельных, много-протокольных, полнодуплексных канала приема и передачи в одном корпусе. Он поддерживает бит-ориентированное и код-ориентированное управление (счет байт и байтное управление) линией синхронной связи, а также асинхронные протоколы. SC68C562 соединяется с МПУ 68000 через сигналы асинхронной шины управления и может управляться по опросу состояния, под управлением прерываний, перемещению блоков или в режиме ПДП. SC68C562 – совместим аппаратно по выводам и программно по назначению регистров с SCN68562 (NMOS-версией). Состояние регистров в точности соответствует состоянию регистра указанного предшественника после аппаратного сброса или подачи питания. Рабочий режим и формат передаваемых данных каждого канала может программироваться раздельно. Каждый канал состоит из приемника, передатчика, 16-разрядного многофункционального таймера-счетчика, цифровой схемы фазовой автоподстройки частоты (ФАПЧ), генератора паритета/CRC и проверяющего устройства, а также связанной с этими узлами схемы управления. Два канала совместно используют общий генератор скорости (BRG), работающий непосредственно от кварцевого резонатора или от внешнего тактового сигнала и обеспечивающий 16 общих скоростей одновременно. Рабочая скорость для приемника и передатчика каждого канала может раздельно выбираться от BRG, ФАПЧ, таймера-счетчика или от внешнего тактового сигнала с выбираемым предделением на 1 или 16. Это делает данное устройство прекрасно подходящим для двухскоростных приложений. Поддерживается скорость до 10 Мбит/с. Каждый приемник и передатчик обслуживают 16-байтные буферы FIFO. Приемный буфер FIFO также запоминает 9 статусных бит для каждого принятого кода посылки; буфер FIFO передатчика способен запоминать команды с каждым байтом. Это позволяет считывать и записывать до 16 байт одновременно, тем самым минимизируя вероятность неполноты передачи передатчиком, переполнения приемника, а также уменьшая число прерываний и нагрузку на канал ПДП. Кроме того, функция автоматического управления потоком данных обеспечивает отключение удаленного передатчика, когда буфер FIFO локального принимающего устройства заполнен. Обеспечиваются два входа управления модемом (DCD и CTS) и выхода управления модемом (RTS и два сигнала общего назначения). Управляющие входы модема являются на самом деле универсальными и могут использоваться для других функций.
Информация для заказа:
| Обозначение |
Корпус |
Рабочая температура |
Число выводов |
| SC68C562C1A |
SOT238-3 (PLCC52) |
0…+70 |
52 |
Документация:
| |
 |
175 Kb Engl Описание микросхемы SC68C562 |
| Получить консультации и преобрести компоненты вы сможете у официальных поставщиков фирмы NXP Semiconductors, |
|
|
