CYDM256A16, CYDM128A16, CYDM064A16, CYDM128A08, CYDM064A08

Двухпортовые статические ОЗУ MoBL® 4K/8K/16K x 16 и 8K/16K x 8 с напряжением питания 1,8В

Характеристики:

• Действительная двухпортовая память, которая позволяет одновременно осуществлять доступ к одной и той же ячейки памяти
• Организация памяти 4/8/16K ? 16 и 8/16K x 8
• Быстродействующий доступ: 35 нс
• Сверхмалое потребление

  - Активный режим: I_CC = 15 мА (типичное значение) при скорости доступа 55 нс

  - Активный режим: I_CC = 25 мА (типичное значение) при скорости доступа 35 нс

  - Дежурный режим: I_SB3 = 2 мкА (типичное значение)

• Малая посадочная площадка: выпускается в 100-выв. корпусе fBGA с размерами 6x6
• Поддержка уровней ввода-вывода 1.8В, 2.5В и 3.0В
• Полностью асинхронная работа
• Автоматическое выключение
• Вход задания режима: ведущий или подчиненный
• Расширяемая шина данных до 32 разрядов с выбором ведущей/подчиненной микросхемы при использовании более одной микросхемы
• Встроенная логика арбитража
• Встроенные семафоры позволяют программно подтверждать связь между портами
• Регистры чтения входов и регистра управления выходами
• Флаг INT для межпортовой связи
• Раздельное управление старшим-байтом и младшим байтом
• Промышленный температурный диапазон

Области применения:

• многопроцессорные системы,
• буферизация состояния связи,
• двухпортовая видео/графическая память.

Структурная схема двухпортового ОЗУ:

Расположение выводов CYDM064A16/CYDM128A16/CYDM256A16 в 100-выв. корпусе BGA:

Расположение выводов CYDM064A08/CYDM128A08 в 100-выв. корпусе BGA:

Общее описание:

CYDM256A16, CYDM128A16, CYDM064A16, CYDM128A08, CYDM064A08 - экономичные КМОП 4K, 8K,16K x 16 и 8/16K x 8 двухпортовые ОЗУ. Во все микросхемы входят схемы арбитража для регулирования ситуаций, когда несколько процессоров осуществляют доступ к одной и той же части данных. Имеется два порта для раздельного асинхронного доступа на чтение и запись в любую ячейку памяти. Микросхемы могут использоваться в качестве автономного 16-разр. двухпортового статического ОЗУ или в качестве 32-разр. и более ведущего/подчиненного двухпортового статического ОЗУ при условии использования нескольких ИС. Вход M/S (ведущий/подчиненный) предусмотрен как раз для последнего случая, исключая необходимость разделения ведущих и подчиненных устройств или дополнительной дискретной логики.

Каждый порт имеет раздельные выводы управления: выбор микросхемы (CE), чтение или запись (R/W) и включение выходов (OE). Для каждого порта имеется два флага (BUSY и INT). BUSY сигнализирует, что порт пытается адресовать ячейку, к которой осуществляет доступ другой порт. Флаг прерывания (INT) разрешает связь между портами или системами посредством почтового ящика. Семафоры используются для передачи флага (или маркера) от одного порта другому, индицируя какой общедоступный ресурс используется. Логика семафора состоит из восьми общедоступных защелок. Только одна сторона может управлять защелкой (семафором) в любой момент времени. Управление семафором индицирует, какой общедоступный ресурс находится в использовании. Функция автоматического выключения управляется раздельно по каждому порту с помощью вывода выбор микросхемы (CE).

CYDM256A16, CYDM128A16, CYDM064A16, CYDM128A08, CYDM064A08 выпускаются в 100-выв. корпусах BGA с шагом 0.5 мм.

Напряжение питания ядра и ввода-вывода может быть 1.8В/2.5В LVCMOS/3.0В LVTTL в зависимости от напряжения питания на плате пользователя. Напряжение питания управляет обоими напряжениями, ядра и ввода-вывода.

В состав семейства входят следующие ИС:

Документация:

		300 Kb Engl Предварительное описание микросхем семейства
		Описание USB 1.0

---

Главная - Микросхемы - DOC - ЖКИ - Источники питания - Электромеханика - Интерфейсы - Программы - Применения - Статьи