ADSP-TS101S

Статический суперскалярный DSP для систем радиосвязи стандарта 3G и многопроцессорных систем общего применения

Отличительные особенности:

• Статическая суперскалярная архитектура, которая поддерживает обработку 1, 8, 16 и 32-разрядных данных с фиксированной и плавающей запятой
• Высококачественное 300 МГц DSP ядро с временем выполнения команды 3.3 нс
• Встроенное 6 МБитное SRAM, организованное внутри в виде трех банков с разделением, определяемым пользователем
• 14 канальный контроллер DMA
• Усовершенствованный набор коммуникационных инструкций, позволяющий использовать TigerSHARC в базовых станциях для обработки радиосигналов
• Три внутренние 128 битные шины, обеспечивающие общую пропускную способность 12 ГБайт в секунду
• Программируемый алгоритм обработки радиосигналов позволяет использовать единую аппаратную платформу
• Обработка нескольких данных за одну операцию (SIMD) обеспечивается за счет двух вычислителей, каждый из которых имеет свое собственное АЛУ, умножителя, регистра сдвига и блока 32 словных регистров
• Программирование на ассемблере и С

Структурная схема:

Общее описание:

ADSP-TS101S - первый член семейства DSP TigerSHARC. Прибор TigerSHARC предназначен для использования в различных прикладных программах обработки сигналов, таких как системы обработки видео изображений, базовые станции сотовых систем стандарта 3G, охранные и медицинские системы, а так же промышленное контрольно- измерительное оборудование, в которых требуется выполнять в реальном времени одновременно несколько вычислительных операций. ADSP-TS101S имеет статическую суперскалярную архитектуру, которая объединяет функциональные возможности RISC, VLIW и стандартных DSP архитектур. Возможность обработки данных с фиксированной и плавающей запятой вместе с поддержкой многопроцессорного режима работы позволяют процессору TigerSHARC превысить возможности других DSP. При тактовой частоте 300 МГц и производительности 16 битных операций 1.8 GFLOPS и 2.4 GMACS процессор ADSP-TS101S может выполнять 32 разрядные 1024 точечные комплексные БПФ за 32.5 микросекунды.

Параметры ADSP-TS101S:

• Высококачественное 300 МГц DSP ядро с временем выполнения команды 3.3 нс
• Выполнение восьми 16-разрядных МАС с 40 битным накоплением или двух 32-разрядных МАС с 80 битным накоплением за один цикл
• Выполнение за один цикл шести операций с плавающей запятой или 24 операции с 16 разрядными данными с фиксированной запятой (1500 MFLOPS или 6 GOPS)
• 8 цикловый программный конвейер; 3 цикла выборки и 5 циклов выполнения
• Возможность параллельного выполнения до четырех 32-разрядных команд за один цикл

ADSP-TS101S поставляется в дешевых пластиковых корпусах 19 мм X 19 мм и 27 мм X 27 мм.

Документация:

4661 Kb Engl Описание микросхемы

---

Главная - Микросхемы - DOC - ЖКИ - Источники питания - Электромеханика - Интерфейсы - Программы - Применения - Статьи