AD5530, AD5531

12/14-разрядный ЦАП с формированием напряжения, питанием +5 В и последовательным интерфейсом

Характеристики:

• Совместимость выводов 12 и 14 разрядной версий
• Последовательный ввод данных, вывод сигнала напряжения
• Максимальный диапазон выходного напряжения ±10В
• Возможность считывания данных
• 3-проводный последовательный интерфейс
• Команда очистки с установкой на выходе заданного пользователем напряжения
• Режим пониженного энергопотребления
• Выход последовательных данных для организации шлейфного подключения нескольких устройств к одной последовательной шине
• 16-выводной TSSOP корпус

Область применения:

• Системы автоматизации технологических процессов
• Автоматическое испытательное оборудование
• Промышленные системы управления
• Универсальная контрольно-измерительная аппаратура

Структурная схема:

Расположение выводов:

Описание выводов:

• REFIN - Вход ИОН
• REFAGND – Аналоговая земля ИОН
• LDAC – Вход управления одновременностью обновления из входного регистра
• SDIN – Ввод последовательных данных
• SYNC – Вход управления сеансом связи (лог. 0 разрешает запись в сдвиговый регистр)
• RBEN – Вход разрешения считывания данных (лог. 0)
• SDO - Вывод последовательных данных (открытый сток)
• SCLK – Вход синхронизации последовательной связи
• CLR – Вход установки на выходе заданного уровня
• PD – Вход управления режимом пониженного энергопотребления
• GND – Общий
• NC – Не используется
• V_SS - Вход питания -12B±10% или -15B±10%
• DUTGND – Опорное напряжение для выходного услителя
• V_OUT – Выходное усиленное напряжение
• V_DD - Вход питания +12B±10% или +15B±10%

Общее описание:

AD5530 и AD5531 – ЦАП с 12 и 14 разрядной разрешающей способностью, соответственно, и последовательным интерфейсом для ввода данных.

В AD5530 и AD5531 встроен 3-проводный последовательный интерфейс, который совместим со стандартными интерфейсами SPI™, QSPI™, MICROWIRE™ и DSP. Загружаемые данные передается в формате 16-разрядного слова последовательным способом. Данные могут быть доступны на выходе SDO для шлейфного режима подключения. Считывание состояния регистра ЦАП также может осуществляться пользователем через вывод SDO.

Выход ЦАП буферизирован усилителем с коэффициентом усиления 2 и опорной точкой на выводе DUTGND. Вход LDAC может использоваться для одновременного обновления всех разрядов регистра ЦАП из входного сдвигового регистра или одновременного обновления выходов нескольких аналогичных ЦАП в системе. Вход PD управления режимом пониженного потребления может использоваться перевода микросхемы в экономичный режим работы, а вход очистки CLR – для установки на выходе напряжения, заданного пользователем на выводе DUTGND.

AD5530 и AD5531 доступны в 16-выводных корпусах TSSOP.

Информация для заказа:

Документация:

410 Kb Engl Описание микросхемы

---

Главная - Микросхемы - DOC - ЖКИ - Источники питания - Электромеханика - Интерфейсы - Программы - Применения - Статьи