В HTML      В PDF
микроэлектроника, микросхема, микроконтроллер, память, msp430, MSP430, Atmel, Maxim, LCD, hd44780, t6963, sed1335, SED1335, mega128, avr, mega128  
  Главная страница > Компоненты > Altera

реклама

 
радиационно стойкие ПЗУ Миландр

Продажа силового и бронированного кабеля и провода в Москве

текст еще



Микросхемы семейства Stratix GX

Введение

Семейство микросхем Stratix GX - это семейство, в котором фирма Altera к функциям, реализуемым микросхемами семейства Stratix, добавила высокоскоростные последовательные приемопередатчики.

Микросхемы Stratix GX имеют от 4 до 20 высокоскоростных приемопередающих канала, поддерживающие технологию Clock Data Recovery (CDR), имеющие встроенные SERDES блоки, которые обеспечивают скорость обмена данными по последовательному каналу до 3.125 Гбит/с. Эти приемопередатчики сгруппированы в блоки по четыре канала и имеют малое энергопотребление и небольшой размер на кристалле. Микросхемы Stratix GX базируются на архитектуре Stratix и предлагают 1,5В высокопроизводительную логику, позволяющую быстро выйти на рынок. Эта архитектура делает микросхемы Stratix GX идеальными для высокоскоростного интерфейса второго плана, связи нескольких кристаллов и для стыковки различных коммуникационных протоколов.

Особенности

  • Блоки приемопередачи:
    • Высокоскоростные последовательные приемопередающие каналы с CDR обеспечивают полнодуплексные операции со скоростью до 3.125 Гбит/с на канал.
    • Микросхемы доступны с 4, 8, 16 или 20 высокоскоростными последовательными приемопередающими каналами, обеспечивающие пропускную способность до 62.5 Гбит/с.
    • Поддержка приемопередающих протоколов 10 Gigabit Ethernet XAUI, SONET/SDH, 1 Gigabit Ethernet, PCI Express, SMPTE 292M, SFI-5, SPI-5, InfiniBand, Fibre Channel и последовательный RapidIO.
    • Программируемое дифференциальное выходное напряжение (Vod) и предустановленные параметры для улучшения целостности сигнала.
    • Power-down возможности передающего и принимающего канала для уменьшения потребляемой мощности во время отсутствия операции.
    • Выбираемые на кристалле терминирующие резисторы (50, 60 или 75 Ом) для улучшения целостности сигнала в различных средах.
    • Программируемый интерфейс от приемопередатчика к FPGA с поддержкой 8, 10, 16 и 20 битной передачи данных.
    • 1,5В pseudo current mode logic (PCML) для 622 Мбит/с - 3.125 Гбит/с.
    • Индикатор потери сигнала приемником.
    • Встроенный тест самопроверки.
    • Схема защиты при горячем включении/выключении.
    • 8B/10B кодер/декодер выполняет кодирование 8 бит в 10 бит и декодирование 10 бит в 8 бит.
    • Синхробуфер приемопередатчика выполняет согласование внутренней частоты между блоком приемопередатчика и логикой.
    • FIFO приемника синхронизирует полученные данные с локальной опорной частотой.
    • Согласователь скорости и канальный выравниватель соответствуют XAUI.
    • Если необходимо, микросхема может пропустить эти особенности приемопередающего блока.
  • Особенности FPGA
    • Логическая емкость от 10570 до 41250 логических элемента (LE)
    • До 3423744 бит RAM доступной без уменьшения ресурса логики
    • Память TriMatrix имеет блоки трёх разных размеров и позволяет реализовывать двухпортовую и FIFO память со скоростью обращения до 312 МГц;
    • Высокоскоростные блоки цифровой обработки сигналов позволяют реализовывать умножители, работающие на частоте до 250 МГц, умножители-аккумуляторы и конечноимпульсные фильтры;
    • До 16 общих тактовых сигнала и до 22 тактовых сигнала на участке кристалла;
    • До 4 PLL обеспечивают умножение и фазовый сдвиг частоты тактового сигнала в широких пределах, возможность подключения резервного тактового сигнала и переконфигурирования PLL без перезагрузки .pof файла;
    • Поддержка большого количества однопроводных и дифференциальных стандартов ввода вывода;
    • До 45 каналов высокоскоростного дифференциального ввода/вывода и до 40 каналов со скоростью передачи до 1 Гбит/с;
    • Поддержка синхронных шинных стандартов Parallel RapidIO, UTOPIA IV, Network Packet Streaming Interface (NPSI), HyperTransport technology, 10G Ethernet XSBI, SPI-4 Phase 2, SFI-4, ;
    • Технология Terminator обеспечивает на кристалле согласование сопротивления для одиночных и дифференциальных контактов ввода/вывода;
    • Поддержка высокоскоростной внешней памяти zero bus turnaround (ZBT) SRAM, quad data rate (QDR и QDRII) SRAM, double data rate (DDR) SDRAM, DDR fast cycle RAM (FCRAM), and single data rate (SDR) SDRAM;
    • Поддержка мегафункций ALTERA MegaCore и ALTERA AMPP;
    • Поддержка удаленного изменения конфигурации.

Микросхемы семейства Stratix GX

Корпуса и количество контактов микросхем Stratix GX

MultiVolt I/O интерфейс

Архитектура Stratix GX поддерживает MultiVolt I/O интерфейс, который позволяет микросхемам Stratix GX в любых корпусах взаимодействовать с системами с различным напряжением питания. Микросхемы имеют наборы контактов питания для внутреннего ядра и входных буферов (VCCINT) и для выходных драйверов (VCCIO).

У микросхем Stratix GX контакты VCCINT должны быть всегда подключены к источнику питания 1,5 В. При питании VCCINT 1,5В на входных контактах допускается напряжение 1,5В, 1,8В, 2,5В и 3,3 В. Контакты VCCIO могут подключаться или к 1,5В, 1,8В, 2,5В или к 3,3 В источнику питания в зависимости от потребностей по выходу. Выходные уровни совместимы с системами с тем же напряжением, что и источник питания. Например, если контакты VCCIO подключены к 1,5 В источнику питания, то выходные уровни совместимы с 1,5В системами. Если контакты VCCIO подключены к 3,3 В источнику питания, то высокий выходной уровень будет 3,3 В и будет совместим с 3,3 и 5,0 В системами.

Поддержка MultiVolt I/O микросхемами Stratix GX.


http://www.kremnium.ru
Кремний - поставка всей номенклатуры продукции Altera на самых выгодных условиях. Гарантия качества 100%!
Перейти на сайт компании Кремний.

http://www.altera.com





 
Впервые? | Реклама на сайте | О проекте | Карта портала
тел. редакции: +7 (495) 514 4110. e-mail:info@eust.ru
©1998-2016 ООО Рынок Микроэлектроники