Микросхемы программируемой логики семейства Stratix
Введение
Семейство микросхем программируемой логики Stratix выполнено
по технологии 0,13мкм SRAM конфигурацией и медной металлизацией.
Микросхемы семейства Stratix:
- имеют высокую логическую емкость;
- содержат существенно большие, по сравнению с другими
семействами, объемы встроенной памяти различного типа и с расширенными
возможностями;
- имеют встроенные настраиваемые DSP блоки для выполнения
арифметических операций;
- поддерживают различные, в том числе и высокоскоростные
дифференциальные, стандарты ввода/вывода со встроенными средствами
сопряжения;
- предлагают эффективное управление тактовыми сигналами,
поддерживая иерархическую структуру PLL (phase-locked loops).
Особенности
- От 10570 до 114140 логических элемента (LE).
- До 10118016 бит RAM доступно без сокращения логических
ресурсов.
- Память TriMatrix имеет блоки трёх разных размеров и
позволяет реализовывать двухпортовую и FIFO память.
- Высокоскоростные блоки цифровой обработки сигналов
позволяют реализовывать умножители, работающие на частоте до 250 МГц,
умножители-аккумуляторы и конечноимпульсные фильтры.
- До 16 общих тактовых сигнала на кристалле и до 22
тактовых сигнала на участке кристалла.
- До 12 PLL обеспечивают умножение и фазовый сдвиг
частоты тактового сигнала в широких пределах, возможность подключения
резервного тактового сигнала и переконфигурирования PLL без перезагрузки
.pof файла.
- Поддержка большого количества однопроводных и
дифференциальных стандартов ввода вывода.
- До 116 каналов высокоскоростного дифференциального
ввода/вывода и до 80 каналов со скоростью передачи до 840 Мбит/с.
- Поддержка высокоскоростных сетевых и коммуникационных
стандартов RapidIO, UTOPIA IV, CSIX, HyperTransport technology, 10G
Ethernet XSBI, SPI-4 Phase 2, SFI-4.
- Технология Terminator обеспечивает на кристалле
согласование сопротивления для одиночных и дифференциальных контактов
ввода/вывода.
- Поддержка высокоскоростной внешней памяти zero bus
turnaround (ZBT) SRAM, quad data rate (QDR и QDRII) SRAM, double data
rate (DDR) SDRAM, DDR fast cycle RAM (FCRAM) и single data rate (SDR)
SDRAM.
- Поддержка мегафункций ALTERA MegaCore и ALTERA AMPP.
- Поддержка удаленного изменения конфигурации.
Микросхемы семейства Stratix
Корпуса и количество контактов микросхем Stratix
MultiVolt I/O интерфейс
Архитектура Stratix поддерживает MultiVolt I/O интерфейс,
который позволяет микросхемам Stratix в любых корпусах взаимодействовать с
системами с различным напряжением питания. Микросхемы имеют наборы
контактов питания для внутреннего ядра и входных буферов (VCCINT) и для
выходных драйверов (VCCIO).
У микросхем Stratix контакты VCCINT должны быть всегда
подключены к источнику питания 1,5 В. При питании VCCINT 1,5В на входных
контактах допускается напряжение 1,5В, 1,8В, 2,5В и 3,3 В. Контакты VCCIO
могут подключаться к 1,5В, 1,8В, 2,5В или к 3,3 В источнику питания в
зависимости от потребностей по выходу. Выходные уровни совместимы с
системами с тем же напряжением, что и источник питания. Например, если
контакты VCCIO подключены к 1,5 В источнику питания, то выходные уровни
совместимы с 1,5В системами. Если контакты VCCIO подключены к 3,3 В
источнику питания, то высокий выходной уровень будет 3,3 В и будет
совместим с 3,3 и 5,0 В системами.
