Микросхемы программируемой логики семейства APEX II
Особенности
- Микросхемы программируемой логики производятся по 0.15
мкм технологии с медной металлизацией до 8 уровней.
- 1 Гбит/с True-LVDS, LVPECL, pseudo current mode logic (PCML) и HyperTransport интерфейс.
- Clock -data synchronization (CDS) в True-LVDS интерфейсе для коррекции сдвига фаз между данными и тактирующим сигналом.
- Поддержка сетевых и коммуникационных стандартов ввода/вывода Rapid IOФ, CSIX, Utopia IV и POS-PHY Level 4.
- Поддержка высокоскоростных интерфейсов внешней памяти zero bus turnaround (ZBT), quad data rate (QDR), double data rate (DDR) static RAM (SRAM) , single data rate (SDR) и DDR synchronous dynamic RAM (SDRAM).
- На 30%-40% выше быстродействие проектов по сравнению с APEX 20KE.
- Улучшенный 4096 бит embedded system blocks (ESBs), позволяющий реализовывать FIFO буферы, двухпортовую память, двунаправленную двухпортовую память и ассоциативную память (CAM).
- Высокопроизводительные низко потребляющие медные межсоединения.
- Быстрая параллельная байтная синхронная конфигурация микросхемы.
- Look-up table (LUT) логика.
- Архитектура с большой логической емкостью.
- От 1,900,000 до 5,250,000 системных вентилей.
- До 67,200 логических элементов (LEs).
- До 1,146,880 RAM бит, которые могут использоваться без сокращения доступной логики.
- Низкая потребляемая мощность
- 1,5 В напряжение питания.
- Медные межсоединения уменьшают потребляемую мощность.
- MultiVolt I/O поддерживает интерфейсы для 1.5В, 1.8В, 2.5В и 3.3В.
- ESB имеют режим пониженного энергопотребления.
- Особенности Ввода/Вывода
- Способность Ввода/Вывода со скоростью до 380 Гбит/с.
- 1 Гбит/c True-LVDS, LVPECL, PCML и HyperTranport поддерживает 36 входных и 36 выходных каналов, которые имеют схему синхронизации тактовой частоты, независимое умножение тактовой частоты и параметры сериализации/десериализации.
- Поддерживает общие сетевые и коммуникационные стандарты ввода/вывода RapidIO, CSIX, Utopia IV и POS-PHY Level 4
- 400 Мбит/с Flexible -LVDS и HyperTransport поддерживают до 88 входных и 88 выходных каналов (входные каналы также поддерживают LVPECL).
- Поддержка высокоскоростной внешней памяти включая ZBT, QDR, DDR SRAM и SDR, DDR SDRAM.
- Совместим с PCI Local Bus Specification, Revision 2.2 для 3,3В и 33, 66 МГц и 32 или 64 бита.
- Совместим с 133 МГц PCI-X спецификации.
- Поддерживает стандарты Ввода/Вывода AGP, CTT, SSTL-3, SSTL-2 Class I и II, GTL+, HSTL Class I и II.
- Каждый элемент Ввода/Вывода (IOE) имеет шесть триггеров: два входных, два выходных и два output-enable.
- Программируемая особенность bus hold.
- Программируемый подтягивающий резистор на контакты Ввода/Вывода доступный во время user mode.
- Программируемый выходной ток для 3.3 В LVTTL: 4 мА, 12 мА, 24 мА или стандартный уровень.
- Программируемая скорость изменения фронта выходного сигнала позволяет уменьшать шумы при переключении.
- Поддерживает горячее включение.
- Подтягивающий резистор на контакты Ввода/Вывода до и во время конфигурации.
- Улучшенная структура внутренней памяти
- 4,096 бит ESBs высокого объема.
- Двухпортовая память с двунаправленными портами чтения и записи.
- Поддержка других типов памяти включая ассоциативную, FIFO и ROM.
- В пакетном режиме ESB разделяется на два блока по 2,048 бит.
- Конфигурирование микросхемы.
- Быстрая синхронная конфигурация шириной байт сокращает время конфигурации схемы.
- Конфигурация микросхемы возможна при напряжениях 3,3В, 2,5В или 1,8В.
- Гибкая схема управления тактовыми сигналами с восемью
выходами PLL общего назначения.
- Четыре PLL общего назначения с двумя выходами на PLL.
- Встроенное дерево тактовых сигналов.
- Восемь общих тактовых сигнала.
- Функция ClockLock уменьшает задержку и фазовый сдвиг тактового сигнала.
- Функция ClockBoost обеспечивает умножение частоты в диапазоне от 1 до 160 и деление от 1 до 256.
- Функция ClockShift позволяет задавать сдвиг фазы на 90°, 180°, 270° и задержку с точностью от 0,5 до 1,0 нс.
- Улучшенная структура межсоединений
- Медные межсоединения, повышающие производительность.
- FastTrack четырехуровневая иерархическая структура межсоединений, обеспечивающая быстрые и предсказуемые задержки.
- Цепи переноса, позволяющие быстро выполнять арифметические функции сложения, счета и сравнения (автоматически используются программным обеспечением и мегафункциями).
- Цепи каскадирования, позволяющие выполнять реализовывать высокоскоростные логические функции с большим количеством переменных (автоматически используются программным обеспечением и мегафункциями).
- Чередующиеся локальные межсоединения, позволяющие один LE соединять с 29 другими LE используя быстрые локальные линии межсоединений.
- Улучшенная поддержка программным обеспечением.
- САПР Quartus II для различных платформ PC, Sun SPARCstation и HP 9000 Series 700/800 обеспечивает поддержку процесса проектирования, размещение разводку.
- Мегафункции фирмы Altera и AMPP оптимизированы для APEX II архитектуры.
- Возможность LogicLock облегчает использование IP модулей и создание проекта группой разработчиков.
- NativeLink интеграция с популярными средствами синтеза, моделирования и временного анализа.
- Встроенный логический анализатор SignalTapТ упрощает отладку системы, давая доступ к внутренним узлам во время работы микросхемы.
Таблица микросхем семейства APEX II
Корпуса и количество контактов микросхем APEX II
MultiVolt I/O интерфейс
Архитектура APEX II поддерживает MultiVolt I/O интерфейс,
который позволяет микросхемам APEX II в любых корпусах взаимодействовать с
системами с различным напряжением питания. Микросхемы имеют наборы
контактов питания для внутреннего ядра и входных буферов (VCCINT) и для
выходных драйверов (VCCIO).
У микросхем APEX II контакты VCCINT должны быть всегда
подключены к источнику питания 1,5 В. При питании VCCINT 1,5В на входных
контактах допускается напряжение 1,5В, 1,8В, 2,5В и 3,3 В. Контакты VCCIO
могут подключаться к 1,5В, 1,8В, 2,5В или к 3,3 В источнику питания в
зависимости от потребностей по выходу. Выходные уровни совместимы с
системами с тем же напряжением, что и источник питания. Например, если
контакты VCCIO подключены к 1,5 В источнику питания, то выходные уровни
совместимы с 1,5В системами. Если контакты VCCIO подключены к 3,3 В
источнику питания, то высокий выходной уровень будет 3,3 В и будет
совместим с 3,3 и 5,0 В системами.
Поддержка MultiVolt I/O микросхемами APEXII
|
