|
Поиск по сайту: |
|
По базе: |
 |
| Главная страница > Компоненты > Микроконтроллеры > MSP430 > Архитектура MSP430x4xx | |||||||||
|
|
|||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
Раздел 4Модуль тактирования FLL+Модуль тактирования FLL+ формирует тактовую частоту для микроконтроллеров серии MSP430x4xx. В этой главе описана работа модуля FLL+. Модуль тактирования FLL+ присутствует во всех микроконтроллерах семейства MSP430x4xx. Содержание:
4.1 Модуль тактирования FLL+ - введениеМодуль тактирования с автоподстройкой частоты (FLL+) разработан с учётом требований сверхнизкого энергопотребления и снижения стоимости системы в целом. Имея выбор из трёх внутренних источников тактирования, пользователь может найти оптимальный баланс между производительностью и низким потреблением энергии. Основой модуля FLL+ является устройство цифровой автоподстройки частоты (FLL). Функционируя совместно с цифровым модулятором, FLL стабилизирует частоту встроенного генератора с цифровым управлением (DCO). Установившееся значение частоты www.dizgen.ru" class="sale">генератора DCO программируется кратным значению частоты низкочастотного кварцевого генератора LFXT1. Модуль тактирования FLL+ может быть сконфигурирован для работы как без внешних элементов, так и с одним либо с двумя внешними кварцевыми или керамическими резонаторами. Все настройки и конфигурации осуществляются программно. Модуль FLL+ может тактироваться двумя или тремя источниками сигнала: LFXT1CLK: Низко- либо высокочастотный генератор может быть использован как совместно с низкочастотными «часовыми» кварцами, так и со стандартными кварцевыми или керамическими резонаторами или внешними источниками сигнала частотой от 450 кГц до 8 МГц. XT2CLK: Дополнительный источник тактирования, по желанию может быть использован со стандартными кварцевыми или керамическими резонаторами или внешними источниками сигнала частотой от 450 кГц до 8 МГц. DCOCLK: встроенный генератор с цифровым управлением (DCO) с характеристиками RC-типа, стабилизируемый модулем FLL. Модуль тактирования FLL+ может являться источником четырёх тактовых сигналов: ACLK: Вспомогательная частота. Частота ACLK задаётся генератором LFXT1CLK и может быть выбрана в качестве источника тактирования для различных встроенных периферийных модулей. ACLK/n: Буферизованный выход частоты ACLK. Частота ACLK/n представляет собой частоту ACLK, делённую на 1,2,4 или 8 и может использоваться только внешними устройствами. MCLK: Основной источник тактирования. В качестве источника для MCLK могут служить генераторы LFXT1CLK, XT2CLK (если присутствует), или DCOCLK. Частота MCLK может быть разделена на 1, 2, 4, или 8 внутри модуля FLL. MCLK используется ядром CPU и системными устройствами. SMCLK: Дополнительная тактовая частота. В качестве источника для SMCLK программно можно выбрать XT2CLK (если присутствует), или DCOCLK. SMCLK может служить источником тактирования различных встроенных периферийных модулей. Блок схема модуля тактирования FLL+ показана на рис. 4–1 для устройств семейства MSP430x44x и MSP430x43x. Для устройств семейства MSP430x42x и MSP430x41x блок-схема модуля тактирования FLL+ показана на рис. 4–2.
4.2 Работа модуля тактирования FLL+После сброса по включению питания PUC, для частот MCLK и SMCLK источником является генератор DCOCLK с частотой, равной 32*частоту генератора ACLK. При использовании в качестве тактирующего для ACLK кварца 32768 Гц, MCLK и SMCLK будут тактироваться стабильной частотой 1.048576 МГц. Биты контроля SCG0, SCG1, OSCOFF, и CPUOFF в статусном регистре SR конфигурируют режимы работы микроконтроллера MSP430 а также разрешают либо запрещают работу отдельных блоков модуля тактирования FLL+. См. раздел «Системный сброс, прерывания и рабочие режимы» (System Resets, Interrupts and Operating Modes). Регистры SCFQCTL, SCFI0, SCFI1, FLL_CTL0, и FLL_CTL1 конфигурируют модуль тактирования FLL+. Конфигурация либо реконфигурация модуля может быть осуществлена программно в любой момент в процессе выполнения программы. Пример конфигурации: MCLK = 64 x ACLK = 2097152 BIC #GIE,SR ; Запрет прерываний MOV.B #(64–1),&SCFQTL ; MCLK = 64 * ACLK, DCOPLUS=0 MOV.B #FN_2,&SCFIO ; Выбор диапазона DCO BIS #GIE,SR ; Разрешение прерываний 4.2.1 Особенности работы модуля тактирования FLL+ в системах с низким энергопотреблением В устройствах на базе MSP430x4xx, использующих батарейное питание к системе тактирования зачастую предъявляются противоречивые требования:
Модуль тактирования FLL+ удовлетворяет всем вышеуказанным требованиям, предоставляя пользователю выбор из трёх источников тактирования: ACLK, MCLK, и SMCLK. Для оптимальной работы в условиях низкого энергопотребления ACLK обычно конфигурируется для работы с низкопотребляющим кварцевым резонатором 32786 Гц, обеспечивающим стабильную частоту и одновременно низкое потребление в ждущем режиме. В качестве источника частоты MCLK может быть использован встроенный генератор DCO, стабилизируемый модулем FLL и активизируемый по необходимости при возникновении прерываний. Цифровая петля стабилизации частоты обеспечивает уменьшенные время запуска и паузу для стабилизации частоты по сравнению с аналоговыми системами фазовой автоподстройки частоты. Устройства с ФАПЧ требуют от сотен до тысяч тактовых импульсов для старта и стабилизации. Модуль FLL запускается немедленно на заранее установленной частоте. 4.2.2 Генератор LFXT1 Генератор LFXT1 обеспечивает сверхнизкое энергопотребление при использовании «часового» кварцевого резонатора частотой 32768 Гц и режима LF (XTS_FLL = 0). Часовой кварц подключается к выводам XIN и XOUT без дополнительных элементов. Также генератор LFXT1 может быть использован совместно с высокочастотными кварцевыми или керамическими резонаторами в режиме HF (XTS_FLL = 1). Высокочастотные резонаторы подключаются к выводам XIN XOUT. Кроме этого, генератор LFXT1 может использовать внешний источник тактирования, подаваемый на вход XIN как в режиме LF, так и в режиме HF если установлено XTS_FLL = 1. Диапазон входных частот - ~1 Гц – 8 МГц. Когда входная частота меньше 450 кГц, бит XT1OF может быть установлен, запрещая ядру (CPU) тактирование от внешнего источника. Программно конфигурируемые биты XCAPxPF управляют встроенными нагрузочными конденсаторами для кварцевого резонатора LFXT1. Выбираемые ёмкости могут иметь значение 1, 6, 8, или 10 пФ. При необходимости могут быть добавлены внешние конденсаторы. Генератор LFXT1 может быть программно отключен установкой бита OSCOFF, если сигнал с генератора не используется в качестве источника для MCLK (SELM <> 3 или CPUOFF = 1 ).
4.2.3 Генератор XT2 В некоторых устройствах семейства присутствует второй кварцевый генератор, XT2. XT2 является источником частоты для XT2CLK, его характеристики идентичны характеристикам генератора LFXT1 в режиме HF, за исключением того, что генератор XT2 не имеет встроенных нагрузочных конденсаторов. Требуемые для работы высокочастотного кварцевого либо керамического резонатора нагрузочные конденсаторы должны быть установлены извне. Бит XT2OFF запрещает работу генератора XT2 если частота XT2CLK не используется в качестве источника для MCLK (SELM?2 или CPUOFF = 1) и SMCLK (SELS = 0 или SMCLKOFF = 1). Генератор XT2 может использовать внешнюю тактовую частоту, подаваемую на вход XT2IN. Диапазон внешних частот должен удовлетворять требованиям руководства пользователя в части параметров для XT2. 4.2.4 Генератор с цифровым управлением (DCO) Генератор с цифровым управлением DCO – встроенное устройство с характеристиками RC-типа. Частота генерации DCO стабилизируется модулем FLL, значение частоты при этом равно значению частоты ACLK, умноженной на коэффициент N, который определяется 7-ю младшими битами регистра SCFQCTL. Бит DCOPLUS определяет частоту fDCOCLK, равную fDCO или fDCO/D. Биты FLLDx определяют значение делителя D, который может принимать значения 1, 2, 4 или 8. По умолчанию установлено DCOPLUS = 0 и D = 2, что соответствует тактовой частоте fDCO/2 на выходе fDCOCLK. Коэффициент умножения (N+1) и делитель D определяют частоту DCOCLK.
DCOPLUS = 1: fDCOCLK = D x (N + 1) x fACLK Диапазон частот генератора DCO Частотный диапазон fDCO определяется битами FNx, как указано в Таблице 4–1. Контроль диапазона позволяет генератору DCO работать на частоте, близкой к центру диапазона перестройки для желаемой частоты DCOCLK. При этом пользователь должен следить за тем, чтобы частота MCLK не превышала допустимых значений, указанных в руководстве пользователя на конкретный микроконтроллер.
4.2.5 Автоподстройка частоты (FLL) Сигнал с выхода системы автоподстройки частоты непрерывно инкрементирует либо декрементирует 10-битный интегратор частоты. Состояние выхода интегратора, управляющего генератором DCO, может быть прочитано в регистрах SCFI1 и SCFI0. За каждый период частоты ACLK значение может измениться на плюс или минус единицу. Пять бит регистра управления интегратором, от SCFI13 до 7, устанавливают рабочую частоту генератора DCO. Для генератора DCO существуют 29 различных значений частоты (значения 28, 29, 30, и 31 эквивалентны), каждый из которых примерно на 10% больше предыдущего. Модулятор использует две соседние частоты генератора DCO для получения промежуточных частот. Биты 2-0 регистра SCFI1 и биты 1-0 регистра SCFI0 bits 1-0 определяют состояние модулятора. Генератор DCO после сброса по питанию PUC или после очистки регистров SCFI0 и SCFI1 запускается на нижнем значении из диапазона перестройки. Для установления стабильного режима работы генератору DCO требуется определённое время. Т.к. интервал перестройки частоты генератора DCO составляет 32 такта частоты ACLK, процесс стабилизации частоты худшем случае может занимать 32х28 такта частоты ACLK. 4.2.6 Модулятор генератора DCO Модулятор использует две соседние частоты генератора DCO для получения эффективных значений промежуточных частот и расширения спектра частот генератора, что уменьшает электромагнитное взаимодействие (EMI). Модулятор смешивает две соседние частоты на протяжении 32 тактов DCOCLK. Ошибка результирующей за 32 такта частоты DCOCLK равна нулю и не накапливается. Контроль над значением модулятора и контрольными регистрами генератора DCO осуществляются модулем FLL автоматически. На рис. 4–3 проиллюстрирована работа модулятора.
4.2.7 Запрет устройства стабилизации частоты FLL и модулятора Устройство стабилизации частоты FLL находится в выключенном состоянии, когда бит статусного регистра SCG0 = 1. При этом, генератор DCO работает на последней из установленных частот и частота DCOCLK не стабилизируется автоматически. Модулятор частоты генератора DCO находится в выключенном состоянии, когда SCFQ_M = 0. В этом случае, частота DCOCLK стабилизируется на ближайшей к требуемому значению частоте генератора DCO. 4.2.8 Работа модуля FLL в режимах пониженного энергопотребления При возникновении запроса прерывания биты SCG1, CPUOFF и OSCOFF автоматически обнуляются, но бит SCG0 остаётся неизменным. Это означает, что при запуске обработчика прерывания из режимов LPM1, 2, 3 или 4 модуль FLL останется выключенным, и генератор DCO будет работать на частоте, определяемой предыдущими настройками регистров SCFI0 и SCFI1. Если в данном случае требуется работа модуля FLL, бит SCG0 должен быть принудительно обнулён в пользовательской программе. 4.2.9 Буферизованный выход тактовой частоты Частота ACLK может быть поделена на 1, 2, 4, или 8, буферизована и выведена наружу через вывод P1.5. Коэффициент деления задаётся битами FLL_DIV. Выход ACLK может быть мультиплексирован с другими функциями данного вывода. В этом случае его следует сконфигурировать как выход ACLK. BIS.B #P1SEL_5,&P1SEL ; Выдать частоту ACLK/n на вывод P1.5 BIS.B #P1DIR_5,&P1DIR ; Направление вывода P1.5 - выход 4.2.10 Бессбойная работа модуля FLL+ Модуль FLL+ обладает особыми функциями для обеспечения бессбойной работы. Эти функции обеспечиваются детектором сбоя генерации для LFXT1, DCO и XT2 как показано на рис. 4–4. Возможные источники сигнала сбоя:
Биты сбоя генерации LFOF, XT1OF и XT2OF устанавливаются в том случае, если соответствующий генератор включен, но не работает в нормальном режиме. Эти биты остаются установленными до тех пор, пока присутствует условие сбоя, и автоматически сбрасываются при переходе генератора в нормальный режим. При сбое генератора LFXT1 частота ACLK не вырабатывается и модуль FLL+ продолжает счёт до нуля при попытке уравнять частоты ACLK и MCLK/(Dх[N+1]). Рабочая частота генератора DCO при этом смещается на минимально возможное значение (биты от SCFI1.7 до SCFI1.3 обнуляются) и устанавливается бит DCOF. Этот бит также устанавливается в том случае, если значение умножителя N слишком велико для выбранного диапазона частот генератора DCO, и частота генератора приняла максимально возможное значение в диапазоне (биты SCFI1.7 … SCFI1.3 установлены). Флаг DCOF автоматически очищается в том случае, если частота генератора DCO не равна максимальной или минимальной в диапазоне. Флаг сбоя генерации OFIFG устанавливается при сбросе POR и при обнаружении сбоя любого из генераторов (установлен LFOF, XT1OF, XT2OF, или DCOF). После того, как флаг OFIFG установлен, источником для MCLK является генератор DCO. При этом, если установлен бит OFIE, флаг OFIFG вызывает запрос немаскируемого прерывания NMI. После обработки прерывания бит OFIE автоматически сбрасывается. Флаг OFIFG должен очищаться в пользовательской программе. Определить источник сбоя можно анализом соответствующих бит. Если обнаружен сбой генерации в кварцевом генераторе, задействованном для MCLK, источник тактирования MCLK автоматически переключается на генератор DCO. При этом биты SELMx не изменяются. Эта ситуация должна корректно обрабатываться пользовательской программой.
4.3 Регистры модуля тактирования FLL+Регистры модуля тактирования FLL+ перечислены в таблице 4–2.
SCFQCTL, регистр контроля тактирования системы
SCFI0, Интегратор системной частоты 0
SCFI1, Интегратор системной частоты 1
FLL_CTL0, Регистр управления модулем FLL+ 0
* В устройствах MSP430x41x, MSP430x42x отсутствуетp
FLL_CTL0, Регистр управления модулем FLL+ 1
* В устройствах MSP430x41x, MSP430x42x отсутствует
IE1, Регистр разрешения прерываний 1
IFG1, Регистр флагов прерываний 1
 Главная - Микросхемы - DOC - ЖКИ - Источники питания - Электромеханика - Интерфейсы - Программы - Применения - Статьи |
|||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
