|
Поиск по сайту: |
|
По базе: |
 |
| Главная страница > Обзоры по типам > Микроконтроллеры > MAXQ | |||||||||
|
|
|||||||||
Руководство пользователя по микроконтроллерам семейства MAXQ
Руководством пользователя по микроконтроллерам семейства MAXQ необходимо пользоваться совместно с соответствующими техническими описаниями микроконтроллеров этой серии. Раздел 1: Краткий обзор MAXQ - это семейство 16-разрядных микроконтроллеров с вычислительным ядром с уменьшенным набором команд (reduced instruction set computing - RISC), предназначенных для применения в недорогих низкопотребляющих встроенных устройствах. Гибкая модульная архитектура, используемая в этих микроконтроллерах, позволяет снизить усилия при разработке. Микроконтроллеры семейства MAXQ имеют различные объемы памяти программы и данных и наборы периферийных устройств, при этом они все имеют общие функциональные возможности. Эти общедоступные функциональные возможности обеспечивают максимальную аппаратную и программную совместимость микроконтроллеров этой серии. Система команд Все микроконтроллеры семейства MAXQ используют общую систему 16- битных команд. Основанная на регистрах архитектура позволяет закодировать все команды как простые операции переноса. Все команды могут записывать данные в регистры или в память или же перемещать данные между регистрами и/или ячейками памяти. Такое упрощенное декодирование команд по старшим символам позволяет выполнять их за один цикл. Так как вычислительное ядро работает только с регистрами, то новые функциональные возможности могут быть добавлены путем простого добавления модулей. Также простая система команд обеспечивает максимальную гибкость для оптимизации кода компилятором. Гарвардская архитектура памяти Память программы, память данных и область регистров в микроконтроллерах семейства MAXQ отдельны друг от друга и доступ к ним осуществляется по отдельным шинам. Этот тип архитектуры памяти (известный как Гарвардская архитектура) имеет некоторые преимущества. Во-первых, длина слова для различных типов памяти может быть различной. Память программы должна иметь 16- битное слово, так как команды являются 16- разрядными, но системные и периферийный регистры могут быть как 8- так и 16- битными. Так как память данных не предназначена для хранения кода программы, то размер слова памяти данных должен определяться в каждом конкретном случае. Также, так как доступ к памяти осуществляется вычислительным ядром только через соответствующие регистры, то возможно обеспечить модулям регистров прямой доступ к памяти независимо от вычислительного ядра. Кроме того, возможно иметь несколько типов памяти данных, доступ к которым осуществляется через соответствующие регистры. Регистры Так как доступ ко всем функциям в микроконтроллерах семейства MAXQ осуществляется через регистры, следовательно, доступ к общим функциям осуществляется через регистры общего назначения. Многие из этих регистров являются эквивалентом логических функций высокого уровня, обеспечивая формирование оперативных кодов, непосредственно получая доступ к арифметическому логическому устройству (АЛУ), циклическому счетчику и регистраторам указателя данных. Другие, типа регистра прерывания, обеспечивают общее управление и настройку функций, которые имеются у всех микроконтроллеров семейства MAXQ. Совокупность общих регистров, называемых системными регистрами, состоит из:
Доступ к периферийным устройствам и другим характеристикам, которые могут быть различными у различных микроконтроллеров семейства MAXQ, осуществляется через периферийные регистры. Эти регистры, сгруппированные в модули регистров, обеспечивают такие дополнительные функциональные возможности как:
Микроконтроллеры MAXQ10 и MAXQ20 В данном руководстве пользователя рассматриваются 8- битные микроконтроллеры семейства MAXQ10 и 16- битные микроконтроллеры семейства MAXQ20. Отличаются они только шириной шины данных и АЛУ. Микроконтроллеры семейства MAXQ10 имеют 8- битные шину данных и АЛУ, а микроконтроллеры семейства MAXQ20 - 16- битные шину данных и АЛУ. Это отличие наиболее очевидно при сравнении системы команд и, следовательно, определяет те действия, которые выполняет АЛУ и аккумуляторы. Регистры микроконтроллеров семейств MAXQ10 и MAXQ20 могут быть как 8- битными, так и 16- битными. Псевдо- неймановское управление памятью MAXQ поддерживает псевдо- неймановскую структуру памяти, которая может объединить программу и данные в одном линейном пространстве памяти. Это достигнуто за счет отображения памяти данных в области памяти программы или отображения памяти программы в памяти данных. Память программ с адресами от x0000h до x7FFFh - это обыкновенная память прикладной программы, за которой следует сервисная память. Верхние 64k слов памяти - логическая область для памяти данных, доступ к которой осуществляется как сегменту кода. Память программы логически разделена на четыре программные страницы:
По умолчанию, P2 и P3 не доступны для выполнения программы до тех пор, пока они явно не активизированы пользовательским программным обеспечением. Для этого необходимо установить бит доступа к верхней части памяти программы (Upper Program Access UPA). После установки UPA, P2 и P3 займут верхнюю половину 64К слов области программы. При такой конфигурации (UPA = 1), доступ к сервисному ПЗУ и памяти данных не может быть осуществлен из памяти программы. Логическое отображение физической страницы (страниц) памяти программы в область данных зависит от двух факторов: текущей физической памяти, используемой в настоящее время для выполнения программы; и выбранного доступа к слову/байту памяти данных. Если выполняется код из сервисной памяти, то физическая страница (страницы) памяти программы может логически отобразиться к верхней половине пространства памяти данных. Если для выполнения используется логическая память данных, то физическая страница (страницы) памяти программы может логически отобразиться в нижней половине пространства памяти данных. Если выбран режим доступа к байтам, то только одна страница (16К слов) может логически отобразиться в соответствии со сказанным выше в верхней или нижней части пространства памяти данных. Если выбран режим доступа к словам, то можно логически отобразить в памяти данных две страницы (32К слов). Чтобы избежать наложения памяти в режиме доступа к байтам физическая память данных в режиме доступа к словам должна быть ограничена адресами от x0000h до x3FFFh. Для выбора физической страницы памяти или страниц, которые логически отображаются в пространстве памяти данных, используется биты выборки кода (Code Access Bits - CDA1:0). На рисунках 3 и 4 показаны заданные по умолчанию карты памяти для этой структуры памяти. Основное отличие находится в заданных по умолчанию установках при сбросе в битах указателя данных выбора режима слов/байт (Word/Byte Mode Select - WBSn). Биты WBSn у MAXQ10 по умолчанию устанавливают режим доступа к байтам (WBSn = 0), а у MAXQ20 - доступ к словам (WBSn = 1).
Псевдонемановский доступ к памяти Если в память не отображается сервисная память, память программ или сегменты памяти данных, то псевдонеймановское управление памятью является прямым. Однако, в приложениях, требующих большой памяти программы, для выборочной активизации отображаемых сегментов памяти может использоваться постраничная схема. Бит UPA может использоваться для активизации верхней половины памяти программы (P2 и P3) для выполнения кода прикладной программы. При доступе к памяти программы как к памяти данных, биты CDA могут использоваться для выбора одной из четырех необходимых страниц памяти программы. Полный доступ к любой из четырех страниц памяти программы как к памяти данных основан на том, что максимальный объем физической памяти данных равен 16К x 16. С другой стороны псевдонеймановский доступ к памяти накладывает ограничение, которое не позволяет получить доступ к памяти программы как к памяти данных в том случае, когда программа находится в специфическом сегменте памяти программы. При выполнении программы из 32 К нижних страниц памяти (страницы P0 и P1):
При выполнении программы из сервисной памяти (возможно только когда UPA = 0):
При выполнении программы из памяти данных (возможно только когда UPA = 0):
Совмещение данных Для поддержки совместной работы памяти программы и памяти данных при обеспечении эффективности использования пространства памяти, доступ к памяти данных должен поддерживаться как в побайтовом, так и в пословном режиме доступа. Данные совмещаются в памяти данных как слово, но эффективная адресация данных обеспечивается побайтно. Такое совмещение данных позволяет выбирать код программы в обычном пословном режиме при одновременной поддержки побайтного доступа. Важно понять, что эта доступность требует строгого позиционирования слова. Все выполняемые слова должны в побайтовом режиме находиться по четным адресам. Об этом необходимо позаботиться при обновлении сегмента кода программы в объединенном пространстве памяти данных, поскольку неточное совмещение слов приведет к неправильному выполнению программы. Хуже всего все то, что эта ситуация не может быть обнаружена если сторожевой таймер будет отключен. Память данных организована в виде двухбайтных банков памяти с общим декодером слова адреса, но с двумя 8- битными шинами данных. Данные из памяти данных будут всегда считываться в виде законченного слова независимо от режима. Декодер программы всегда использует полное 16-разрядное слово, а для данных можно получить доступ ко всему слову или к отдельному биту. В побайтном режиме аппаратный указатель данных считывает все слово, содержащее выбранный байт, при помощи эффективного указателя адреса информационного слова (младший значащий бит указателя данных байта первоначально не используется). После этого старший значащий бит указателя данных байта используется для определения получателя данных. При записи аппаратный указатель данных адресует специфическое слово при помощи эффективного адреса слова данных, а младший значащий бит выбирает соответствующий банк данных для записи, оставляя при этом содержимое другого банка памяти неизменным.
Элемент управления памятью Распределение памяти и управление доступной памятью программы и данных может осуществлять элемент управления памятью (MMU). В данном руководстве пользователя рассматривается только один вариант элемента управления памятью, однако, создание элемента управления памятью для любого конкретного изделия зависит от типа и объема памяти, адресуемого прибором. Для получения более подробной информации необходимо обратиться к техническому описанию для конкретного микроконтроллера. При поддержке меньшего, чем максимально адресуемая память программы и данных, количества сегментов, представленная реализация MMU обеспечивает высокую степень гибкости управления выборкой и программированием. Элемент поддерживает следующее:
Учитывая эти возможности, при обращении к памяти применяются следующие правила:
Формирование синхросигнала Все функциональные модули в MAXQ синхронизируются при помощи единого системного синхросигнала. Встроенный генератор синхросигнала формирует системные синхроимпульсы из сигналов одного из возможных источников:
Внешние синхроимпульсы и кварцевый генератор являются взаимоисключающими, так как они используют одни и те же выводы. Выбор основного генератора тактовых импульсов осуществляется путем установки двух битов: RGSL и XT/RC. Бит RGSL управляет выбором внутреннего кольцевого автогенератора, формирующего системные синхроимпульсы. Если RGSL = 1, то для формирования системных синхроимпульсов используется внутренний кольцевой автогенератор. Бит RGSL доступен для чтения и записи в любое время, при этом после сброса при подаче питания он устанавливается в "0", разрешая внутреннему кольцевому автогенератору выполнять синхронизацию системы до тех пор, пока не запустится кварцевый генератор или пока прикладная программа не настроит вывод XTAL1 на работу с внешней RC цепочкой (XT/RC =0). Бит XT/RC может быть перезаписан только тогда, когда для формирования синхроимпульсов выбран внутренний кольцевой автогенератор (RGSL=1). Для того чтобы изменения бита XT/RC вступили в силу прикладная программа должна остановить внутренний кольцевой автогенератор (RGSL = 0). Так как биты RGSL и XT/RC находятся в одном и том же регистре, то выбор внешнего источника синхронизации может быть выполнен той же командой, что и отключение внутреннего кольцевого автогенератора. После отключения кольцевого автогенератора (RGSL = 0) бит RGMD может использоваться для того, чтобы оценить, когда произошло переключение к источнику, выбранному битом XT/RC. При выборе внешней RC цепочки (XT/RC =0) требуется 4 цикла для выхода автогенератора на режим, а при использовании внешнего кварцевого резонатора или внешнего источника синхроимпульсов (XT/RC = 1) пройдет 65,536 цикла прежде, чем система синхронизации выйдет на режим. Кроме того, эти интервалы являются защитными при ошибочном переключении бита XT/RC, которое может привести к рассогласованию состояния выводов XTAL1 и XTAL2 и внешней времязадающей цепочки. При использовании внешней синхронизации каждое временное выполнение прикладной программы (например, при выходе прибора из дежурного режима) выполняется следующая последовательность:
 Главная - Микросхемы - DOC - ЖКИ - Источники питания - Электромеханика - Интерфейсы - Программы - Применения - Статьи |
|||||||||
