Поиск по сайту:

 


По базе:  

микроэлектроника, микросхема, микроконтроллер, память, msp430, MSP430, Atmel, Maxim, LCD, hd44780, t6963, sed1335, SED1335, mega128, avr, mega128  
  Главная страница > Обзоры по типам > Микроконтроллеры > MAXQ

реклама

 




Мероприятия:




Периферийные регистры модуля SPI

7             0  
                Регистр управления SPI модулем (SPI Control - SPICN)
0 0 0 0 0 0 0 0 Сброс при включении питания и системный сброс
r rw rw rw rw rw rw rw Доступен для чтения (r), записи (w) или специальный (s) доступ
(SPIEN) Активизация SPI модуля (SPI Enable).
0 = отключение SPI модуля и синхрогенератора.
1 = активизация SPI модуля и синхрогенератора
(MSTM) Активизация режима ведущего (Master Mode Enable).
Бит MSTM определяет режим работы SPI модуля (ведущий/ведомый).
0 = SPI модуль после активизации (SPIEN = 1) работает в ведомом режиме.
1 = SPI модуль после активизации (SPIEN = 1) работает в ведущем режиме.
Замечание: значение этого бита может быть изменено с 0 на 1 только когда сигнал SSEL имеет неактивное состояние. При обнаружении ошибки режима этот бит может быть сброшен аппаратно.
(MODFE) Активизация детектирования ошибки режима (Mode Fault Enable).
Когда этот бит установлен в 1, вход SSEL используется для детектирования ошибки режима в режиме ведущего SPI. Когда бит сброшен в 0, вход SSEL не используется модулем SPI и может работать в качестве линии порта ввода/вывода общего назначения. В режиме ведомого вывод SSEL всегда используется как вход выбора устройства не зависимо от состояния бита MODFE.
(MODF) Флаг ошибки режима (Mode Fault Flag).
Этот бит является флагом ошибки режима при работе SPI модуля в режиме ведущего. Когда детектор ошибки режима активен (MODFE = 1), то при обнаружении в ведущем режиме переключения сигнала на выводе SSEL из высокого в низкое состояние флаг MODF устанавливается в 1. Этот бит может быть сброшен программно или после сброса. Установка этого бита в 1 вызовет прерывание, если оно разрешено. В режиме ведомого значение этого флага не имеет значение.
0 = Ошибка режима не обнаружена.
1 = В режиме ведущего была обнаружена ошибка режима (MSTM = 1).
(WCOL) Флаг коллизии записи (Write Collision Flag).
Этот бит показывает, что была попытка записи в SPI буфер (SPIB) до окончания передачи (STBY = 1). Такая попытка всегда будет блокироваться. Этот бит может быть сброшен программно или после сброса. Установка этого бита в 1 вызовет прерывание, если оно разрешено.
0 = Коллизии записи не было обнаружено.
1 = Была обнаружена коллизия записи.
(ROVR) Флаг переполнения приемника (Receive Overrun Flag).
Этот бит указывает на то, что приемник был переполнен. Приемник переполняется если новые данные были приняты до того, как из приемного буфера были считаны принятые предыдущие данные. Поэтому предыдущие данные были потеряны. Этот бит может быть сброшен программно или после сброса. Установка этого бита в 1 вызовет прерывание, если оно разрешено.
0 = Переполнения приемника не было.
1 = Произошло переполнение приемника.
(SPIC) Флаг окончания передачи SPI модуля (SPI Transfer Complete Flag).
Этот бит указывает на окончание цикла передачи SPI модуля. Этот бит может быть сброшен программно или после сброса. Установка этого бита в 1 вызовет прерывание, если оно разрешено.
0 = Передача не окончилась.
1 = Передача закончилась.
(STBY) Флаг занятости передатчика SPI (SPI Transfer Busy Flag).
Этот бит указывает, что приемник/передатчик SPI модуля находится в активном режиме. Флаг STBY устанавливается в 1 с началом цикла обмена данными и сбрасывается в 0 по окончанию. Изменение этого бита осуществляется только аппаратно, программно он может быть только считан.
0 = SPI модуль свободен - прием или передача не осуществляются.
1 = Выполняется процедура передачи/приема данных по SPI интерфейсу.


7             0  
                Регистр настройки SPI модуля (SPI Configuration - SPICF)
0 0 0 0 0 0 0 0 Сброс при включении питания и системный сброс
rw r r r r rw rw rw Доступен для чтения (r), записи (w) или специальный (s) доступ
(CKPOL) Выбор полярности синхросигнала (Clock Polarity Select).
Этот бит выбирает полярность синхросигнала и используется совместно с битом CKPHA для определения формата передачи данных по SPI интерфейсу.
0 = Свободное состояние синхросигнала соответствует логическому 0 (активный фронт - нарастающий).
1 = Свободное состояние синхросигнала соответствует логической 1 (активный фронт - спадающий).
(CKPHA) Выбор фазы синхросигнала (Clock Phase Select).
Этот бит определяет фазу синхросигнала и используется совместно с битом CKPOL для определения формата передачи данных по SPI интерфейсу.
0 = Данные выбираются по активному фронту синхросигнала.
1 = Данные выбираются по неактивному фронту синхросигнала.
(CHR) Бит выбора длительности посылки (Character Length Bit).
Этот бит определяет длительность посылки, передаваемой по SPI интерфейсу. Посылка может быть 8- или 16- битной.
0= Длительность посылки 8 бит.
1= Длительность посылки 16 бит.
(ESPII) Флаг разрешения прерывания от SPI модуля (SPI Interrupt Enable).
Этот бит разрешает прерывание при установке флагов SPI модуля (MODF, WCOL, ROVR, SPIC).
0 = Прерывание от SPI модуля запрещено.
1 = Прерывание от SPI модуля разрешено.


7             0  
                Регистр синхронизации SPI (SPI Clock - SPICK)
               
0 0 0 0 0 0 0 0 Сброс при включении питания и системный сброс
rw rw rw rw rw rw rw rw Доступен для чтения (r), записи (w) или специальный (s) доступ
                (CKR7:0) Биты определения коэффициента деления частоты системных синхроимпульсов (Clock Divider Ratio Bits 7-0). Это 8- битное значение определяет коэффициент деления частоты системных синхроимпульсов. Значение этого регистра не имеет значения в режиме ведомого. Частота синхронизации SPI интерфейса в ведущем режиме определяется по формуле:Частота синхронизации SPI = (0.5 x Частота системных синхроимпульсов) / (CKR7:0 + 1)


15                             0  
                                Регистр буфера данных SPI модуля (SPI Data Buffer - SPIB)
                               
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 Сброс при включении питания и системный сброс
rw rw rw rw rw rw rw rw rw rw rw rw rw rw rw rw Доступен для чтения (r), записи (w) или специальный (s) доступ
Запись и чтение данных SPI модуля осуществляется при помощи этого регистра. Приемный и передающий буферы разделены, но обращение к ним осуществляется через этот общий регистр. Запись в этот регистр возможна только по окончании цикла передачи. Когда бит STBY установлен в 1, операция записи блокируется и выставляется флаг коллизии записи.


<-- Предыдущая страница Оглавление Следующая страница -->





 
Впервые? | Реклама на сайте | О проекте | Карта портала
тел. редакции: +7 (995) 900 6254. e-mail:info@eust.ru
©1998-2023 Рынок Микроэлектроники