Поиск по сайту:

 


По базе:  

микроэлектроника, микросхема, микроконтроллер, память, msp430, MSP430, Atmel, Maxim, LCD, hd44780, t6963, sed1335, SED1335, mega128, avr, mega128  
  Главная страница > Обзоры по типам > Микроконтроллеры > MAXQ

реклама

 




Мероприятия:




Режим 1 UART

В этом режиме обеспечивается асинхронная дуплексная связь. В этом режиме, как видно из рисунка 38, передается кадр из 10 битов: стартовый бит (логический 0), 8 информационных бит и один стоповый бит (логическая 1). Данные передаются начиная с младшего значащего бита (LSB). Скорость в бодах определяется программируемым синхрогенератором. После записи данных в регистр SBUF, через пять циклов синхрогенератора UART начинает передачу пакета. Передаваемые данные присутствуют на выводе TXD. Сначала на нем появляется стартовый бит, затем, начиная с младшего значащего бита, передаются 8 информационных бит, а затем передается стоповый бит. После передачи стопового бита аппаратно устанавливается бит TI. Скорость передачи данных определяется программируемым синхрогенератором.

Если синхрогенератор работает, то прием может быть осуществлен в любое время. Для активизации приемника бит REN (SCON.4) должен быть установлен в 1. Обнаружение падающего фронта на выводе RXD интерпретируется как начало стартового бита, после чего начинается прием данных. Данные выбираются в соответствии с заданной скоростью. Для того чтобы загрузить принятые данные в регистр SBUF в середине стопового бита должны быть выполнены следующие условия:

RI должен быть равен 0, а также:
если SM2 = 0, то состояние стопового бита не имеет значения
или
если SM2 = 1, то состояние стопового бита должно быть равным 1.

Если эти условия истинны, то в регистр SBUF загружается полученный байт, в бит RB8 (SCON.2) загружается стоповый бит, а бит RI (SCON.0) устанавливается. Если эти условия являются ложными, то полученные данные будут потеряны (SBUF и RB8 не загружаются) и бит RI не устанавливается. Независимо от состояния принятого слова, после середины стопового бита приемник переходит в режим детектирования спадающего фронта на выводе RXD.

Каждый бит принимаемых данных выбирается по 7,8 и 9 синхроимпульсу, сформированному из деленных на 16 синхроимпульсов сдвига. Значение принятого бита определяется при помощи мажоритарного декодирования этих трех принятых выборок. Если стартовый бит определен как неверный (равный единице), то приемник возвращается в режим обнаружения спадающего фронта сигнала на выводе RXD.

Режим 1 UART
Рисунок 38. Режим 1 UART



<-- Предыдущая страница Оглавление Следующая страница -->





 
Впервые? | Реклама на сайте | О проекте | Карта портала
тел. редакции: +7 (995) 900 6254. e-mail:info@eust.ru
©1998-2023 Рынок Микроэлектроники