7.3. Распределение сигналов синхронизации

На рисунке 7.1 показана схема распределения сигналов синхронизации в МК XMEGA.

7.3.1. Сигнал системной синхронизации- CLK_SYS

Сигнал системной синхронизация является выходным для схемы выбора системных источников синхронизации. Он поступает к предделителям частоты, которые используются для генерации всех внутренних сигналов синхронизации, за исключением асинхронных сигналов синхронизации.

7.3.2. Сигнал синхронизации ЦПУ - CLK_CPU

Сигнал синхронизации ЦПУ подается к ЦПУ и энергонезависимой памяти. Остановка этого сигнала приведет к прекращению выполнения инструкций ЦПУ.

7.3.3. Сигнал синхронизации УВВ - CLK_PER

Большинство УВВ и системных модулей используют сигнал синхронизации УВВ. К их числу относятся DMA-контроллер, система событий, контроллер прерываний, интерфейс внешней шины и RAM. Данный сигнал всегда синхронен с сигналом синхронизации ЦПУ, но может оставаться активным даже после отключения сигнала синхронизации ЦПУ.

7.3.4. Сигналы синхронизации УВВ с удвоенной/учетверенной частотой - CLK_PER2/CLK_PER4

Модули, которым необходимо синхронизироваться частотой, которая в 2 или 4 раза превышает частоту синхронизации ЦПУ, могут использовать сигналы синхронизации CLK_PER2 и CLK_PER4, соответственно.

7.3.5. Асинхронный сигнал синхронизации - CLK_ASY

Асинхронный сигнал синхронизации предназначен для синхронизации счетчика реального времени (RTC) от кварцевого генератора частоты 32 кГц, внутреннего генератора частоты 32 кГц или ULP-генератора. Данный специальный домен синхронизации позволяет RTC продолжать работу, даже когда остальная синхронизация, вследствие перевода МК в экономичный режим работы, отключена.

---

---

Главная - Микросхемы - DOC - ЖКИ - Источники питания - Электромеханика - Интерфейсы - Программы - Применения - Статьи