AVR XMEGA

Чем XMEGA отличается от ATmega

Система команд у XMEGA почти та же, что у других AVR; несколько команд, например обмена с памятью XCH, LAS, LAC и LAT и шифрования DES, есть только у XMEGA — подробно в системе команд AVR. Адресное пространство расширено до 16 МБ памяти программ и 16 МБ памяти данных с помощью регистров RAMP.

Память и регистры модулей

Память данных XMEGA начинается с I/O-памяти (до 4 КБ), с адреса 0x1000 может быть отображена EEPROM (по умолчанию она адресуется отдельно, через контроллер NVM), внутреннее ОЗУ всегда начинается с 0x2000, а за ним — внешняя память, подключаемая через интерфейс EBI. Регистры каждого модуля образуют непрерывный блок: в заголовках avr-libc модуль — это структура, например PORTE.DIRSET или USARTC0.BAUDCTRLA, а имя модуля указывает на её базовый адрес (PORTE — 0x0680, USARTC0 — 0x08A0 у ATxmega128A1U).

Команды IN и OUT достают только до адресов 0x00–0x3F, а битовые SBI, CBI, SBIS и SBIC — до 0x00–0x1F. Первые 16 адресов отведены под регистры общего назначения GPIO, удобные для флагов. Чтобы обращаться к порту одиночными командами, его отображают в одну из четырёх виртуальных портов VPORT0–VPORT3, которые лежат в нижней части I/O-памяти.

Защита изменения конфигурации (CCP)

Регистры, ошибочная запись в которые может нарушить работу кристалла, — выбор тактовой частоты, программный сброс, настройки сторожевого таймера — защищены. Чтобы изменить такой регистр, программа записывает в регистр CCP сигнатуру 0xD8 (IOREG), а затем в течение четырёх циклов команд — новое значение в защищённый регистр. Сигнатура 0x9D (SPM) так же открывает выполнение команд SPM и LPM для работы с Flash. На время защищённой последовательности прерывания игнорируются, а любая другая запись в I/O или память данных её прерывает. На C обе записи ставят вплотную друг к другу и проверяют по листингу, что компилятор не вставил между ними лишних команд.

Тактирование

После сброса работают только генератор 2 МГц и генератор ULP, и кристалл всегда стартует на 2 МГц. Системный такт проходит через предделители с коэффициентом от 1 до 2048, причём часть периферии может тактироваться вдвое и вчетверо быстрее ядра. Внутренние генераторы 2 и 32 МГц автоматически подстраиваются модулями DFLL по опорному сигналу — внутреннему генератору 32,768 кГц, часовому кварцу на выводах TOSC, внешнему тактовому сигналу или кадрам USB (SOF), — что убирает уход частоты с температурой и напряжением. Монитор отказа переключает систему на внутренний генератор и вызывает немаскируемое прерывание, если внешний генератор или PLL остановились.

Переход на внутренний генератор 32 МГц:

#include <avr/io.h>

static void clock_32mhz(void)
{
    OSC.CTRL |= OSC_RC32MEN_bm;                /* enable the 32 MHz RC oscillator */
    while (!(OSC.STATUS & OSC_RC32MRDY_bm)) {  /* wait until it is stable */
    }
    CCP = CCP_IOREG_gc;                        /* 0xD8: unlock protected I/O registers */
    CLK.CTRL = CLK_SCLKSEL_RC32M_gc;           /* switch the system clock */
}

Прерывания: контроллер PMIC

У каждого источника прерывания свой вектор и своя настройка уровня: низкий, средний или высокий. Прерывание более высокого уровня прерывает обработчик более низкого. Внутри уровня порядок определяется адресом вектора, а для низкого уровня можно включить круговой (round-robin) приоритет, чтобы частые запросы не блокировали остальные. Отдельно стоят немаскируемые прерывания для критичных событий, например отказа генератора. Векторы можно разместить в начале прикладной секции Flash или в секции загрузчика.

Помимо глобального флага I в SREG — при входе в прерывание он, в отличие от классических AVR, не сбрасывается — каждый уровень разрешается своим битом в регистре PMIC.CTRL. Без этого не сработает ни одно прерывание соответствующего уровня, даже если в модуле оно включено:

PMIC.CTRL |= PMIC_LOLVLEN_bm | PMIC_HILVLEN_bm;  /* enable low and high levels */
sei();

DMA и система событий

Контроллер DMA с четырьмя каналами переносит данные между памятью и периферией без участия ядра: память–память, память–периферия, периферия–память и периферия–периферия, от 1 байта до 16 МБ за транзакцию, блоками до 64 КБ с повтором. У каждого канала свой источник запуска, своё прерывание и свои режимы адресации.

Система событий — это 8 каналов, по которым модули сигнализируют друг другу напрямую: например, переполнение таймера запускает преобразование АЦП, а фронт на выводе — захват таймера. Задержка доставки события фиксирована и не зависит от загрузки ядра. В систему событий встроены квадратурный декодер для энкодера и цифровой фильтр сигналов с выводов. События работают в активном режиме и в режиме сна Idle.

Порты

Порт XMEGA управляется регистрами DIR и OUT, у которых есть «половинки» SET, CLR и TGL: запись единицы в OUTSET устанавливает только выбранные биты, OUTTGL их переключает, и чтение-изменение-запись не нужно. Каждый вывод имеет свой регистр PINnCTRL: режим выхода (двухтактный, «монтажное И», «монтажное ИЛИ»), подтяжку вверх или вниз, удержание шины, инверсию и условие срабатывания прерывания — по любому фронту, по нарастающему, по спадающему или по низкому уровню. Прерывания и события доступны на всех выводах общего назначения.

PORTE.DIRSET = PIN0_bm;                 /* PE0 is an output */
PORTE.OUTTGL = PIN0_bm;                 /* toggle PE0 */
PORTE.PIN1CTRL = PORT_OPC_PULLUP_gc;    /* PE1 is an input with pull-up */

Таймеры, сторож и сон

16-битные таймеры-счётчики бывают двух типов: тип 0 с четырьмя каналами сравнения или захвата и тип 1 с двумя; у ATxmega128A1U их по четыре. Два таймера можно каскадировать в 32-битный. Период и каналы буферизованы, поддерживаются ШИМ с одним и двумя наклонами, захват с подавлением шума и захват частоты. Расширение Hi-Res повышает разрешение ШИМ, а AWeX добавляет комплементарный выход к каждому каналу сравнения и четыре узла вставки мёртвого времени с отдельной настройкой для верхнего и нижнего ключа — у ATxmega128A1U AWeX есть на двух таймерах.

Сторожевой таймер тактируется от генератора ULP (1 кГц) и имеет 11 периодов от 8 мс до 8 с, обычный и оконный режимы и блокировку настроек. Режимов сна пять: Idle, Power-down, Power-save, Standby и Extended standby; в активном режиме и Idle ненужные модули отключают регистрами снижения потребления PR. Источники сброса: включение питания, внешний сброс, сторожевой таймер, детектор пониженного напряжения, PDI и программный сброс; причину сброса показывает регистр статуса.

USART и дробный генератор скорости

Скорость USART задают 12-битное значение BSEL и масштаб BSCALE от −7 до +7. При BSCALE ≥ 0 и обычной скорости (CLK2X = 0):

Отрицательный BSCALE даёт дробное деление и позволяет получать стандартные скорости с малой ошибкой почти от любой частоты. Пример: на частоте после сброса 2 МГц для 9600 бод BSEL = 2 000 000 / (16 · 9600) − 1 ≈ 12, фактическая скорость 2 000 000 / (16 · 13) ≈ 9615 бод, ошибка +0,16 %.

/* USARTC0 at 9600 baud from 2 MHz: BSEL = 12, BSCALE = 0 */
PORTC.OUTSET = PIN3_bm;                 /* TXD0 (PC3) idles high */
PORTC.DIRSET = PIN3_bm;                 /* and is an output */
USARTC0.BAUDCTRLA = 12;
USARTC0.BAUDCTRLB = 0;
USARTC0.CTRLC = USART_CHSIZE_8BIT_gc;   /* 8N1 */
USARTC0.CTRLB = USART_TXEN_bm | USART_RXEN_bm;

Ошибку скорости для других частот и делителей покажет калькулятор скорости UART.

Программирование и отладка

Все XMEGA программируются и отлаживаются через PDI — быстрый двухпроводный интерфейс, у которого линией тактов PDI_CLK служит вывод RESET, а данные передаются по выводу PDI_DATA. У ATxmega128A1U есть и JTAG с граничным сканированием. ISP-программатор для ATmega к XMEGA не подойдёт: нужен программатор с поддержкой PDI.

Классические ATmega и ATtiny описаны на странице архитектуры AVR, а обзор всех семейств AVR — в разделе AVR. Для задач, где не хватает 8-битного ядра, стоит посмотреть на ARM Cortex-M.