В HTML      В PDF
микроэлектроника, микросхема, микроконтроллер, память, msp430, MSP430, Atmel, Maxim, LCD, hd44780, t6963, sed1335, SED1335, mega128, avr, mega128  
  Главная страница > Обзоры по типам > Микроконтроллеры > AVR > Архитектура

реклама

 
радиационно стойкие ПЗУ Миландр

Продажа силового и бронированного кабеля и провода в Москве




Arduino Uno R3 Atmega328
готовый модуль
Лучшая Цена 335 руб




Стартовый набор с большим набором аксесуаров
Arduino Uno R3 Atmega328
Лучшая Цена 2211 руб



Время обращения к памяти и тактирование выполнения команд

В данном разделе описаны основные принципы тактирования обращений при выполнении команд и обращений к встроенной памяти.

AVR CPU тактируется системным тактовым сигналом System Clock O, формируемым посредством внешнего кварцевого кристалла. Внутреннее деление не используется.

На Рис.20 представлен процесс параллельных выборки и выполнения команд, обеспечиваемые Гарвардской архитектурой, и концепция регистрового файла быстрого доступа. Это базовый принцип конвейерной обработки, обеспечивающий удельную производительность 1 MIPS/МГц при соответствующих результатах стоимости функции, количества функций на один такт и количества функций на единицу потребляемой мощности.

Параллельные выборка и выполнение команд

Рис. 20. Параллельные выборка и выполнение команд

На Рис. 21 представлен принцип внутреннего тактирования регистрового файла. В течение одного тактового цикла выполнения операции ALU использует два операнда регистров и результат возвращает в регистр назначения.

Одноцикловая работа ALU

Рис. 21. Одноцикловая работа ALU

На Рис. 22 показано обращение к встроенной SRAM данных за два тактовых цикла.

Циклы обращения к внешней SRAM данных без состояния ожидания (Wait State)

Рис. 22. Циклы обращения к внешней SRAM данных без состояния ожидания (Wait State)

На Рис. 23 показано обращение к внешней SRAM данных при установленном бите состояния ожидания (Wait State active).

Циклы обращения к внешней SRAM данных с состоянием ожидания

Рис. 23. Циклы обращения к внешней SRAM данных с состоянием ожидания



<-- Предыдущая страница Оглавление Следующая страница -->





 
Впервые? | Реклама на сайте | О проекте | Карта портала
тел. редакции: +7 (495) 514 4110. e-mail:info@eust.ru
©1998-2016 ООО Рынок Микроэлектроники