Регистр управления внешними прерываниями - EICR (External Interrupt Control Register)
| Биты |
|
| $38 ($58) |
| ISC71 |
ISC70 |
ISC61 |
ISC60 |
ISC51 |
ISC50 |
ISC41 |
ISC40 |
|
EICR |
| Чтение/Запись |
| R/W |
R/W |
R/W |
R/W |
R/W |
R/W |
R/W |
R/W |
|
| Начальное состояние |
|
- Bits 7..0 - ISCX1, ISCX0: External Interrupt 7-4 Sense Control bits - Биты управления опознаванием внешних прерываний с 4 по 7
Внешние прерывания 7 - 4 активируются по выводам INT7 - INT4, если установлен флаг I в SREG и установлена соответствующая маска в EIMSK. Запрос прерывания по
логическому уровню или фронтам определяется в следующей таблице:
Таблица 9. Управление опознаванием прерывания
| ISCX1 |
ISCX0 |
Описание |
| 0 |
0 |
Запрос прерывания генерируется низким уровнем на INTX |
| 0 |
1 |
Зарезервирован |
| 1 |
0 |
Запрос прерывания генерируется падающим фронтом на INTX |
| 1 |
1 |
Запрос прерывания генерируется нарастающим фронтом на INTX |
Примечание: X может быть равен 7, 6, 5 или 4.
При изменении битов ISC11/ISC10 прерывание должно быть запрещено путем очистки бита разрешения в регистре GIMSK. В ином случае может произойти прерывание. Запрос прерывания по логическому уровню, если он разрешен, будет генерировать запрос прерывания до тех пор, пока на входе будет находиться низкий уровень.
