40.5 Неточности в работе микроконтроллера AT91SAM7S64

Рассматриваемые неточности распространяются на:

• микроконтроллеры AT91SAM7S64 (версия G) в 64-выводных корпусах LQFP с маркировкой AT91SAM7S64-AU-001 и маркировкой кода продукции "58814G" в нижнем левом углу корпуса.
• микроконтроллеры AT91SAM7S64 (версия G) в 64-выводных корпусах QFN с маркировкой AT91SAM7S64-MU.

40.5.1 JTAG

40.5.1.1 JTAG: рекомендации по использованию вывода TDI

Вывод TDI обладает недостатком, который не сказывается на работоспособности микроконтроллера. Если на вывод подается напряжение свыше 2В или он подвергается действию высокого электростатического напряжения, то это может привести к протеканию дополнительного тока через VDDCORE между 100 и 500 мкА. Однако, это не нарушает работу JTAG-интерфейса.

Способ устранения проблемы:

JTAG-порт продолжает нормально функционировать, даже при выполнении для вывода TDI описанных выше условий. Таким образом, пользователь при схемотехническом проектировании может не обращать внимание на особенности работы вывода TDI, а должен лишь учитывать увеличение общесистемного потребления. Рекомендуется аккуратное обращение с микроконтроллером во время пайки на печатной плате и корректное заземление монтажного оборудования. Кроме того, во избежание проблем на производственной стадии рекомендуется в конечной системе подключить вывод TDI к GND, как альтернатива подтягиванию к плюсу питания. Пример такого подключения показан на схеме оценочной платы AT91SAM7S-EK.

40.5.2 Главная синхронизация (MCK)

40.5.2.1 MCK: ограниченный диапазон частот главной синхронизации

Если флэш-память работает без состояний ожидания, то частота главной синхронизации MCK должна быть меньше 3МГц или выше 19 МГц.

Если флэш-память работает с одним состоянием ожидания, то частота главной синхронизации MCK должна быть менее 3 МГц и выше 19 МГц.

Если флэш-память работает с двумя состояниями ожидания, то частота главной синхронизации MCK должна быть менее 3 МГц или более 25 МГц.

Если флэш-память работает с тремя состояниями ожидания, то частота главной синхронизации MCK должна быть менее 3 МГц или выше 38 МГц.

Если данные ограничения не соблюдаются, то не гарантируется корректная работа системы и может возникнуть ситуации аварийных данных или аварийной предварительной выборки.

Максимальные рабочие частоты (30 МГц без состояний ожидания и 55 МГц с одним состоянием ожидания), приведенные в таблице 37.23, отвечают данным ограничениям.

Прим.: нет необходимости использовать 2 или 3 состояний ожидания, т.к. флэш-память может работать на максимальной частоте и с одним состоянием ожидания.

Способ устранения проблемы:

Пользователь может запрограммировать схему ФАПЧ таким образом, чтобы исключалась работа за пределами запрещенного частотного диапазона.

40.5.3 Биты энергонезависимой памяти (NVM-биты)

40.5.3.1 NVM-биты: количество циклов записи/стирания

Максимальное количество циклов записи/стирания для бит энергонезависимой памяти равно 100. В их состав входят биты защиты (LOCKx), NVM-биты общего назначения (GPNVMx) и бит секретности. Максимальное количество циклов записи/стирания не распространяется на 64 кбайт флэш-памяти (для флэш-памяти допускается 10 тысяч циклов записи/стирания).

Способ устранения проблемы: нет.

40.5.4 Контроллер параллельного ввода-вывода (ПВВ)

40.5.4.1 ПВВ: утечка на PA17 - PA20

Если линия ввода-вывода PA17, PA18, PA19 или PA20 (линии ввода-вывода мультиплексированы с аналоговыми входами) настроена на ввод, отключен подтягивающий резистор и со стороны внешней схемы подан низкий уровень, то наихудшее значение тока утечки будет составлять 9 мкА для каждого входа, а типичное значение - 90 нА.

Способ устранения проблемы:

Установка на линии ввода-вывода высокого уровня (VDDIO) с помощью внешнего или внутреннего подтягивающего резистора.

40.5.4.2 ПВВ: электрические характеристики NRST, PA0-PA16 и PA21-31

Если выводы NRST, PA0-PA16 или PA21-PA31 настроены на цифровой ввод с включенными подтягивающими резисторами, то напряжение на них стабилизируется на уровне Vподт.

Vподт.

Vподт.мин.	Vподт.макс.
VDDIO-0.65В	VDDIO-0.45В

В данном состоянии через VDDIO протекает ток утечки (Iут.), который в худшем случае равен 45 мкА при 3.3В и 25 мкА при 1.8В.

Iут.

Параметр	Тип.	Макс.
Iут (3,3В)	2.5 мкА	45 мкА
Iут (1,8В)	1 мкА	25 мкА

Способ устранения проблемы:

Если необходимо подтягивание, то рекомендуется использовать внешний резистор.

40.5.4.3 ПВВ: подача низкого уровня на NRST, PA0-PA16 и PA21-PA31

Если NRST, PA0-PA16 и/или PA21-PA31 настроены на цифровой ввод с включенными подтягивающими резисторами, то попытка установить низкий уровень со стороны источника с выходным сопротивлением свыше 500 Ом может закончиться безуспешно.

Способ устранения проблемы:

Выходное сопротивление должно быть менее 500 Ом.

40.5.5 Контроллер широтно-импульсной модуляции (ШИМ)

40.5.5.1 ШИМ: обновление, когда PWM_CCNTx = 0 или 1

Если значение канального счетчика равно 0 или 1, то модификация регистра периода следования импульсов канала или регистра заполнения импульсов канала выполняется сразу после записи в регистр обновления канала ШИМ.

Способ устранения проблемы:

Проверьте содержимое регистра счетчика канала ШИМ перед записью в регистр обновления.

40.5.5.2 ШИМ: обновление, когда PWM_CPRDx = 0

Если содержимое регистра периода следования импульсов канала ШИМ равно 0, то обновление периода не работает.

Способ устранения проблемы:

Не записывайте 0 в регистр периода.

40.5.5.3 ШИМ: стартовое значение счетчика

В режиме с левым выравниванием счетчик стартует с нуля. В остальных периодах счетчик стартует с 1.

Способ устранения проблемы: нет.

40.5.5.4 ШИМ: ограничения на значения заполнения импульсов

0 - является недопустимым значением для регистра заполнения импульсов в канале ШИМ (PWM_CDTYx).

Способ устранения проблемы:

Потребность в установке нулевого заполнения импульсов может возникнуть в случае необходимости установки постоянного высокого или низкого уровня на выходе ШИМ. Решить эту же задачу можно иным способом путем отключения ШИМ и использования соответствующей линии ввода-вывода в качестве выхода в требуемом состоянии (0 или 1).

40.5.5.5 ШИМ: ошибочное поведение бит статуса CHIDx в регистре PWM_SR

Если отключение канала выполнено путем записи в регистр отключения PWM_DIS сразу после его включения (перед завершением периода выбранного источника синхронизации канала), то линия ШИМ внутренне отключается, а бит статуса CHIDx в регистре PWM_SR остается равным 1.

Способ устранения проблемы:

Не отключайте канал до завершения периода выбранного источника синхронизации.

40.5.6 Последовательный интерфейс периферийных устройств SPI

40.5.6.1 SPI: генерация импульса на SPCK

В ведущем режиме на линии SPCK генерируется дополнительный импульс, если SPI настроен следующим образом:

• скорость связи - нечетное число, отличающееся от 1.
• полярность равна 1.
• фаза равно 0.

Способ устранения проблемы: нет

40.5.6.2 SPI: некорректное поведение tx_ready, когда CSAAT = 1 и SCBR = 1

Если запрограммированы следующие параметры SPI2: CSAAT = 1, SCBR(скорость связи) = 1 и выполняется две передачи подряд одному и тому же подчиненному устройству с состоянием IDLE между передачами, то сигнал tx_ready не нарастает после передачи второй части данных в сдвиговое устройство. Это может привести, например, к тому, что вторая часть данных будет отправлена дважды.

Способ устранения проблемы:

Не используйте сочетание CSAAT = 1 и SCBR = 1.

40.5.6.3 SPI: поведение LASTXFER (последняя передача)

В фиксированном режиме с установленным битом CSAAT, а также в режиме PDC сигнал выбора микросхемы может нарастать в зависимости от данных, записанных в SPI_TDR, когда установлен флаг TX_EMPTY. Например, если PDC записывает "1" в 24-ый разряд (бит LASTXFER) регистра SPI_TDR, то сигнал выбора микросхемы будет нарастать сразу после установки флага TXEMPTY.

Способ устранения проблемы:

Если требуется использование режима PDC, то линию CS необходимо использовать в режиме ПВВ и управлять ее уровнями в процессе передачи.

40.5.6.4 SPI: поведение SPCK в ведущем режиме

Вывод SPCK может изменить свое состояние перед первой передачей в ведущем режиме.

Способ устранения проблемы:

В ведущем режиме бит MSTR должен быть установлен (в регистре SPI_MR) до конфигурации регистров SPI_CSRx.

40.5.7 Синхронный последовательный контроллер (SSC)

40.5.7.1 SSC: ограничения по периодичности передачи в ведущем режиме

Если младший значащий разряд отправляется первым (MSBF = 0), то TAG в ходе синхронизации посылки не отправляется.

Способ устранения проблемы: нет.

40.5.7.2 SSC: ограничения на работу передатчика в подчиненном режиме

Если TK запрограммирован на вывод, а TF - на ввод, то невозможно передать данные, когда стартовый фронт (нарастающий или падающий) синхронизирующего сигнала обладает нулевой стартовой задержкой.

Способ устранения проблемы: нет.

40.5.7.3 SSC: ограничения на работу передатчика в подчиненном режиме

Если TK запрограммирован на ввод, а TF - на вывод и в ходе передачи возникает запрос на установку на нем низкого/высокого уровня, то сигнал синхронизации посылки генерируется с отставанием на один бит относительно старта передачи данных и, поэтому, один бит данных теряется. Данная проблема не существует во время передачи периодической синхронизации.

Способ устранения проблемы:

Данные необходимо задержать на один период синхронизации с помощью внешнего электрического подключения. В приведенной ниже схеме TD, TK и NRST -сигналы AT91SAM7S, а TXD - задержанные данные для подключения к микроконтроллеру.

40.5.8 Двухпроводной интерфейс (TWI)

40.5.8.1 TWI: поведение бита OVRE

Если выполняется следующая последовательность при выполнении чтения в ведущем режиме, то флаг переполнения OVRE не устанавливается, несмотря на то, что байт данных теряется.

1. Байт принят, но не считывается через TWI_RHR.
2. Выполняется команда останова через регистр TWI_CR для завершения чтения.
3. Принят последний байт данных.

Способ устранения проблемы: нет.

40.5.8.2 TWI: делитель синхронизации

Значения CLDIV x 2CKDIV и CHDIV x 2CKDIV должны быть меньше или равны 8191.

Способ устранения проблемы: нет.

40.5.8.3 TWI: отключение работает не корректно.

Если выполнить запись в регистр управления TWI_CR с установленным битом MSDIS, то любая выполняющаяся передача незамедлительно прекращается. Кроме того, состояние бит TXCOMP и TXRDY в регистре статуса TWI_SR не сбрасывается.

Способ устранения проблемы:

Пользователь должен дождаться завершения передачи, а затем отключить TWI. Кроме того, до отключения TWI необходимо отключить прерывания.

40.5.8.4 TWI: Потеря бита статуса NACK

Если в ходе передачи ведущей посылки считывание TWI_SR выполняется между определением условия "Нет подтверждения" и установлением бита TXCOMP в TWI_SR, то бит NACK (нет подтверждения) не устанавливается.

Способ устранения проблемы:

Пользователь должен дождаться генерации прерывания со стороны бита статуса TXCOMP и до завершения передачи не должен считывать TWI_SR. Поля TXCOMP и NACK устанавливаются одновременно, а NACK сбрасывается после чтения TWI_SR.

40.5.8.5 TWI: возможность повреждения содержимого регистра удержания приема

Во время загрузки TWI_RHR направление передачи игнорируется. По окончании передачи первого байта очередной последовательности данных нарушается последний принятый байт в TWI_RHR. Если это происходит, то ни один из бит статуса RXRDY и OVERRUN не устанавливается.

Способ устранения проблемы:

Пользователь должен понимать, что чтение данных необходимо выполнить до передачи любых новых данных.

40.5.9 Универсальный синхронный/асинхронный приемо-передатчик (УСАПП)

40.5.9.1 УСАПП: аппаратное подтверждение связи

Аппаратное подтверждение связи не работает на скоростях свыше 750 кбод.

Способ устранения проблемы: нет.

40.5.9.2 УСАПП: CTS в аппаратном подтверждении связ

и

Если используется функция аппаратного подтверждения связи и CTS переходит в низкое состояние во время окончания передачи стартового бита, то посылка может быть потеряна.

Способ устранения проблемы:

CTS не должен переходит в низкое состояние внутри временного интервала, начинающегося за 2 периода главной синхронизации до стартового бита и заканчивающегося через 16 периодов главной синхронизации после нарастающего фронта стартового бита.

40.5.10 Стабилизатор напряжения

40.5.10.1 Стабилизатор напряжения: потребляемый ток в маломощном режиме

Потребляемый ток в маломощном режиме составляет 60 мкА вместо 25 мкА. За счет ослабления тока с VDDIN до VDDCORE потребление в маломощном режиме не гарантируется. Однако при любых условиях потребляемый ток не превысит 60 мкА.

Способ устранения проблемы: нет.

40.5.10.2 Стабилизатор напряжения: зависимость нагрузочной способности от температуры

Максимальный ток нагрузки при температуре 85°C составляет 50 мА (вместо 100 мА). Нагружать максимальным током 100 мА допустимо при температуре 70°C.

Способ устранения проблемы: нет.

<--Предыдущая страница

Оглавление

Следующая страница -->