В HTML      В PDF
микроэлектроника, микросхема, микроконтроллер, память, msp430, MSP430, Atmel, Maxim, LCD, hd44780, t6963, sed1335, SED1335, mega128, avr, mega128  
  Главная страница > Обзоры по типам > Микроконтроллеры > ARM > ARM7TDMI

реклама

 
радиационно стойкие ПЗУ Миландр

Продажа силового и бронированного кабеля и провода в Москве

текст еще



8. Задержка прерываний

Ниже приведена информация по вычислению минимальных и максимальных значений задержек прерываний.

8.1 Максимальная задержка прерываний

Если быстрые прерывания FIQ разрешены, то наихудшее значение задержки FIQ складывается из следующих времен:

  • максимальная длительность прохождения запроса через синхронизатор Tsyncmax (четыре процессорных цикла).
  • максимальное время выполнения инструкции Tldm. Дольше всего выполняется инструкция LDM, которая загружает все регистры, в т.ч. PC. Tldm = 20 циклов в системе с без состояний ожидания в цикле доступа к памяти.
  • время для входа в Авар. данные Texc (три цикла).
  • время входа в FIQ Tfiq (два цикла).

Таким образом, общая задержка равна 29 процессорным циклам, что равно всего лишь 0.7 мкс, если используется частота синхронизации процессора 40 МГц. По окончании данного времени процессор ARM7TDMI выполняет инструкцию по адресу 0x1c.

Максимальная задержка IRQ вычисляется подобным образом, но с учетом того, что FIQ имеет более высокий приоритет и, поэтому, вход в процедуру обработки IRQ может задержаться на неопределенное время.

8.2 Минимальная задержка прерываний

Минимальная задержка прерываний FIQ или IRQ - минимальное время прохождения запроса через синхронизатор Tsyncmin + Tfiq, что в общем равно 5 процессорным циклам.



<-- Предыдущая страница Оглавление Следующая страница -->





 
Впервые? | Реклама на сайте | О проекте | Карта портала
тел. редакции: +7 (495) 514 4110. e-mail:info@eust.ru
©1998-2016 ООО Рынок Микроэлектроники