В HTML      В PDF
микроэлектроника, микросхема, транзистор, диод, микроконтроллер, память, msp430, Atmel, Maxim, LCD, hd44780, t6963, sed1335, avr, mega128
Предприятия Компоненты Документация Применения Статьи Новости

 
Пересюхтюмя


13-я Международная выставка электронных компонентов и комплектующих для электронной промышленности





Выставка Передовые Технологии Автоматизации





Главная страница > Обзоры по типам > Микроконтроллеры > MAXQ
Пересюхтюмя


13-я Международная выставка электронных компонентов и комплектующих для электронной промышленности





Выставка Передовые Технологии Автоматизации


Раздел 11: Модуль последовательного периферийного интерфейса (SPI)

Модуль последовательного периферийного интерфейса (SPI) микроконтроллеров семейства MAXQ обеспечивает независимый последовательный коммуникационный канал, позволяющий вести синхронный обмен данными в системе с несколькими ведущими или ведомыми. Интерфейс позволяет получить доступ к четырехпроводной последовательной шине в режиме ведущего или ведомого. Функциональные возможности модуля SPI можно активизировать, установив в 1 бит активизации SPIEN, находящийся в регистре управления модуля SPI. Максимальная скорость передачи данных по интерфейсу SPI равна деленной на 2 частоте системных синхроимпульсов в режиме ведущего и 1/8 частоты системных синхроимпульсов в режиме ведомого. Модуль SPI использует четыре внешних сигнала интерфейса: MISO, MOSI, SPICK, и SSEL. Функции каждого из этих сигналов следующие:

Сигнал на внешнем выводе Назначение в ведущем режиме Назначение в ведомом режиме
MISO: Master In, Slave Out Вход последовательного регистра сдвига В случае выбора выход последовательного регистра сдвига
MOSI: Master Out, Slave In Выход последовательного регистра сдвига В случае выбора вход последовательного регистра сдвига
SPICK: SPI Clock Последовательные синхроимпульсы сдвига, передаваемые подчиненным устройствам Последовательные синхроимпульсы сдвига, поступающие от внешнего ведущего устройства
SSEL: Slave Select (Дополнительный) Если активен (MODFE = 1) - вход обнаружения ошибок режима Вход выбора подчиненного устройства

На рисунке 42 показаны внешние сигналы SPI интерфейса, управляющий модуль, буфер чтения и один общий для приемника и передатчика сдвиговый регистр. Каждый раз, после завершения передачи, полученная кодовая комбинация передается в буфер чтения, осуществляя на приемной стороне двойную буферизацию. ЦП имеет доступ на чтение и запись к управляющему модулю и буферу данных SPI (SPIB). Запись данных в SPIB всегда обеспечивает доступ к регистру сдвига, а чтение всегда осуществляется из буфера чтения.

Функциональная схема модуля SPI
Рисунок 42. Функциональная схема модуля SPI



<-- Предыдущая страница Оглавление Следующая страница -->