В HTML      В PDF
микроэлектроника, микросхема, транзистор, диод, микроконтроллер, память, msp430, Atmel, Maxim, LCD, hd44780, t6963, sed1335, avr, mega128
Предприятия Компоненты Документация Применения Статьи Новости

 
Пересюхтюмя


13-я Международная выставка электронных компонентов и комплектующих для электронной промышленности





Выставка Передовые Технологии Автоматизации





Главная страница > Обзоры по типам > Микроконтроллеры > AVR > Архитектура
Пересюхтюмя


13-я Международная выставка электронных компонентов и комплектующих для электронной промышленности





Выставка Передовые Технологии Автоматизации


Регистр управления В таймера/счетчика1 - TCCR1B - (Timer/Counter1 Control Register B)

Биты
7 6 5 4 3 2 1 0
$2E ($4E)
ICNC1 ICES1 - - CTC1 CS12 CS11 CS10
TCCR1B
Чтение/Запись
R/W R/W R R R/W R/W R/W R/W
Начальное состояние
0 0 0 0 0 0 0 0
  • Bit 7 - ICNC1: Input Capture1 Noise Canceler (4 CKs) - Установка режима подавления шума на входе захвата 1
    При сброшенном в состояние 0 бите ICNC1 функция подавления шума входного триггера захвата запрещена. Вход захвата переключается по первому нарастающему/ падающему фронту, поступившему на вывод входа захвата PD4(IC1). При установленном в состояние 1 бите ICNC1 выполняются четыре последовательных опроса состояния вывода PD4(IC1) и все четыре выборки должны иметь одинаковый (высокий/низкий), определяемый битом ICES1, уровень. Частота опроса соответствует частоте XTAL.
  • Bit 6 - ICES1: Input Capture1 Edge Select - Выбор фронта срабатывания на входе захвата 1
    При сброшенном в состояние 0 бите ICES1 содержимое таймера/счетчика1, по падающему фронту на выводе входа захвата PD4( IC1), пересылается в регистр захвата входа ICR1. При установленном в 1 бите ICES1 содержимое таймера/счетчика1 пересылается в регистр захвата входа ICR1 по нарастающему фронту на выводе входа захвата PD4( IC1).
  • Bits 5, 4 - Res: Reserved bits - Зарезервированные биты
    Эти биты в микроконтроллерах ATmega603/103 зарезервированы и при считывании всегда будут 0.
  • Bit 3 - CTC1: Clear Timer/Counter1 on Compare Match - Очистка таймера/счетчика1 по совпадению
    При установленном в состояние 1 бите CTC1 таймер/счетчик1 сбрасывается в состояние $0000 в течение тактового цикла, следующего за совпадением при сравненииA. Если бит CTC1 очищен, таймер/счетчик1 продолжает отсчет и не реагирует на совпадение при сравнении. Поскольку совпадение при сравнении детектируется в течение тактового цикла CPU следующего за совпадением, то поведение функции будет отличаться при установке коэффициента предварительного деления таймера/счетчика1 большем 1. При коэффициенте предварительного деления 1 и установленном в регистре сравненияA состоянии C таймер будет считать в соответствии с установкой CTC1:
    ... | C-1 | C | C+1 | 0 | 1 | ...
    При установленном коэффициенте предварительного деления 8 таймер будет считать подобно:
    ... | C-1, C-1, C-1, C-1, C-1, C-1, C-1, C-1 | C, C, C, C, C,C, C, C | C+1, 0, 0, 0, 0, 0, 0, 0, 0 | ...
    В ШИМ режиме состояние бита CTC1 значения не имеет.
  • Bits 2,1,0 - CS12, CS11, CS10: Clock Select1, bit 2,1 and 0 - Выбор источника тактовой частоты, биты 2,1 и 0
    Установкой состояния данных битов производится выбор источника тактового сигнала (в том числе коэффициента предварительного деления) Stop условие выполняет функцию разрешения/запрещения таймера/счетчика1 В режимах с предварительным делением на соответствующий коэффициент делится частота CK тактового генератора. При использовании внешнего тактирования необходимо выполнить соответствующие установки в регистре управления направлением (очистка переводит вывод в режим входа).

Таблица 17. Выбор источника тактового сигнала таймера/счетчика1

CS12 CS11 CS10 Описание
0 0 0 Stop условие - таймер/счетчик1 остановлен
0 0 1 CK
0 1 0 CK / 8
0 1 1 CK / 64
1 0 0 CK / 256
1 0 1 CK / 1024
1 1 0 Внешний тактирующий сигнал на выводе T1, нарастающий фронт
1 1 1 Внешний тактирующий сигнал на выводе T1, падающий фронт


<-- Предыдущая страница Оглавление Следующая страница -->